I.S.B.N.: 987-21682-0-2

Queda hecho el depósito que fija la Ley 11.723

TECNICAS DIGITALES I

AUTOR:

INGENIERO RODOLFO A. CAVALLERO
PROFESOR TITULAR TÉCNICAS DIGITALES
UNIVERSIDAD TECNOLÓGICA NACIONAL
FACULTAD CÓRDOBA

PRÓLOGO

El propósito de este libro es transmitir los conceptos básicos de la electrónica digital, y dar un método para el diseño y desarrollo de los circuitos combinacionales y secuenciales.-

Los temas iniciales tratan de los fundamentos del Álgebra de Boole, su basamento y demostraciones mediante diagramas de Venn; la analogía con lógica de interruptores de las funciones básicas, y la metodología para la obtención de funciones lógicas.

En temas subsiguientes se tratan los sistemas de numeración de códigos, la aritmética binaria y su implementación circuital; la codificación/decodificación y multiplexado/demultiplexado de datos y sus circuitos asociados.

Se ha dedicado el Capítulo II a la tecnología de los circuitos digitales, comenzando por la familia TTL y subfamilias, la familia CMOS, CHMOS, y ECL. Se dan las principales características de cada una y la interface entre familias.

El Capítulo III trata de los circuitos básicos de memorias, su evolución desde el Flip-Flop hasta Contadores y Registros de Desplazamiento, y métodos para el diseño de circuitos que los involucren.

Los circuitos de tiempo tratados en el Capítulo IV permiten al lector diseñar diversos circuitos, tales como osciladores RC y a Cristal, monoestables, diferenciadores, discriminadores, circuitos de retardo, dobladores de frecuencia, etc.

El análisis y diseño de circuitos secuenciales síncronos y asincronos son vistos en el Capítulo V. Si bien es un tema bastante dificultoso en su didáctica y comprensión, ha sido muy importante un cabal conocimiento para el manejo de estas técnicas. Actualmente el bajo costo de los microcontroladores y sus equipos de desarrollo han desplazado a los diseños de estos circuitos, cambiando así la metodología para su realización.

El Capítulo VI se defiere a memorias, describiendo los distintos tipos y características como así también circuitos de aplicación.

En el Apéndice A se trata un tema fundamental en circuitos electrónicos: RUIDO ELECTRÓNICO. Este capítulo es un trabajo realizado por el Departamento de Literatura de la Corporación INTEL. Allí se dan todas las pautas a seguir para tratar de que los circuitos que se diseñen sean en lo posible inmunes al ruido.

En el Apéndice B mostramos diversos tipos de Circuitos Codificadores con Circuitos Integrados SSI y MSI de uso general.

Deseo expresar mi agradecimiento al Ingeniero Víctor Fernández por su colaboración en el Capitulo I, Circuitos Combinacionales y a los Señores Diego Martínez Ramonda y Daniel Alday por el tipeado del libro, al Ingeniero De Brida por la corrección y en especial a EDUCO, Editorial Universitaria Córdoba, de la Universidad Tecnológica Nacional (Facultad Regional Córdoba), quienes posibilitaron esta segunda edición.

Ing. Rodolfo Cavallero

INDICE

ÍNDICE

CAPITULO PRIMERO
CIRCUITOS COMBINACIONALES

1.- ALGEBRA DE BOOLE..... 3
1.1.-Introducción..... 3
1.2.-Definiciones..... 6
1.3.- Operaciones intersección *y* unión..... 6
1.4.- Diagramas de Venn..... 7
1.5.- Verificación de los postulados..... 8
1.6.- Teorema de los mini y los maxi..... 11
1.7.- Verificación de los postulados..... 12
1.8.- Algunos teoremas del álgebra de Boole..... 17

2.- METODOLOGIA PARA LA RESOLUCION DE PROBLEMAS LOGICOS..... 19
2.1.- Diseño de un circuito conibinacional 19
2.2.- Métodos sistemáticos de obtención de la expresión lógica de una función..... 21
2.2.1.-Introducción..... 21
2.2.2.- Expresiones canónicas o formas normalizadas de una función..... 23
2.2.3.- Obtención de la expresión lógica a partir de la tabla de verdad..... 23
2.4.- Formas simplificadas de las expresiones canónicas..... 25
2.5.- Obtención de los maxiterms a partir de los miniterms y viceversa..... 26
2.6.- Expansión a la forma canónica..... 27
2.7.- Función complemento..... 28
2.8.- Formas standard..... 29

3.- MINIMIZACION DE LAS EXPRESIONES LOGICAS..... 33
3.1.-Introducción..... 33
3.2.- Minimización algebraica..... 33
3.3.- Diagramas de Karnaugh..... 34
3.4.- Campo de acción..... 36
3.5.- Representación de una función de Karnaugh..... 37
3.6.- Minimización de funciones lógicas mediante el diagrama de Karnaugh..... 39
3.7.- Implicantes primos..... 42
3.8.- Funciones no totalmente definidas..... 44
4.- SISTEMAS DE NUMERACION Y CODIGOS..... 46
4.1.- Sistemas de numeración..... 46
4.1.1.- Sistema decimal..... 47

4.1.2.- Sistema binario 47
4.1.3.- Sistema octal 47
4.1.4.- Sistema hexadecimal 48
4.1.5.- Equivalencia entre sistemas 48
4.1.5.1.- Método de división por la base 48
4.1.5.2.- Método de agrupamiento / descomposición 50
4.1.5.3.- Utilización de los métodos 53
4.1.5.4.- Números con parte fraccionaria 53
4.2.-Códigos 55
4.2.1.- Introducción 55
4.2.2.- Códigos ponderados 56
4.2.3.- Códigos libres 57
4.2.4.- Conversión de códigos - transcodificación 59
4.3.- Detección y corrección de errores 60
5.- ARITMÉTICA BINARIA 68
5.1.- Comparadores binarios 68
5.2.- Sumadores y restadores binarios 74
5.2.1.- Sumadores 75
5.2.2.- Sumadores rápidos 76
5.2.3.- Suma en BCD 77
5.2.4.- Resta binaria 79
5.3.- Circuito de multiplicación binaria 83
5.4.- Unidad lógica aritmética 84
5.5.- Funciones lógicas y aritméticas generadas por la Sn5474181 85
6.- CODIFICADORES - DECODIFICADORES Y MULTIPLEXORES - DEMULTIPLEXORES 86
6.1.-Codificadores 86
6.2.- Expansión de decodificadores 88
6.2.1.- Circuitos comerciales 89
6.2.2.- Expansión de decodificadores 92
6.2.3.- El decodificador como generador de funciones 92
6.3.- Multiplexores y demultiplexores 93
6.3.1.- Circuitos comerciales 95
6.3.2.- Expansión 95
6.3.3.- Demultiplexores 97
6.3.4.- Mulüplexores/demultiplexores analógicos realizados con llaves analógicas bilaterales 97
6.3,5.- Generación de funciones con multiplexores 98

CAPITULO SEGUNDO TECNOLOGIA DE LOS DISPOSITIVOS

1.-Introducción 105
1.1.- El transistor bipolar 105
1.1.1.- El transistor como interruptor 106
1.1.2.- Variación de los parámetros de saturación con la temperatura 108
1.1.3.- Variación de hFE con la temperatura 109
1.1.4.- Característica entrada - salida 109
1.1.5.-Potencia estática disipada 111
1.1.6.-Potencia dinámica disipada 111
1.1.7.- El transistor multiemisor 112
2.- FAMILIA TTL 114
2.1.- Definiciones 114
2.2.-Compuerta TTL 115
2.3.- Circuito TTL con carga 120
2.4.- Márgenes de ruido 121
2.5.- Tiempo de conmutación 122
2.6.- Valores típicos en la familia TTL 123
2.7.- Fan - Out entre las series 124
2.8.- Open colector (Colector abierto) 124
2.9.- Lógica de tres estados 125
3.- EL TRANSISTOR UNIPOLAR 127
3.1.- Regiones de operación de un N - MOS 127
4.- FAMILIA CMOS 129
4.1.- Características principales 129
4.2.- El inversor CMOS 129
4.3.-Característica de transferencia 131
4.4.- Tensiones de entrada 131
4.5.- Circuitos CMOS con carga 132
4.6.- Margen de ruido 132
4.7.-Consumo 133
4.8.- Interface entre familias lógicas 134
4.8. l.-Interface TTL -CMOS 135
4.8.2.- Interface CMOS - TTL 136
4.9.- CMOS de alta velocidad 137
4.10.- Comparación de las familias lógicas 138
4.11.- Alimentación de apoyo para sistemas CMOS-Batery Stanby System 138
5.- FAMILIA ECL 139
6.- DISPOSITIVOS VISUALIZADORES 141
6.1.- Display tipo LED 141
6.1.1.- LED (ligth emitter diode) 141
6.1.2.- Excitación del led con transistores 142
6.1.3.- Excitación del led con C.I 143
6.1.4.- Display de 7 segmentos 143
6.1.5.- Display multipiexado 144
6.1.6.-Display de matriz de puntos 145
6.1.7.- Display de cristal líquido 146

CAPÍTULO TERCERO
FLIP FLOP - CONTADORES-REGISTROS

1.- MEMORIAS DE UN BIT 151
1.1.- Desarrollo con compuertas OR 151
1.2.- Circuito de memoria con borrado biestable SR con ÑOR 152
1.3.- Biestable SR con NAND 156

1,4.- Aplicaciones de un biestable SR 157
1.5.- Biestable SR síncrono 158
1.6.- Biestable D síncrono - Laten D 160
2.- LIMITACIONES DEL LATCH 161
3.- FLIP FLOP MAESTRO/ESCLAVO 163
3.1.- Flip Flop maestro/esclavo JK 164
3.2.- Flip Flop maestro/esclavo D 166
3.3.- Entradas asincronas 167

3.4.-Condiciones iniciales 169
3.5.- Activación combinada 171
3.6.- Flip Flop JK activado por flanco 172
3.7.- Diagramas y tabla de estado 175
4.-CONTADORES 179
4.1.-Contadores síncronos 183
4.2.- Diseño de contadores sincrónicos 185
4.3.- Diseño contador creciente Modulo 5 188
4.4.- Diseño contador síncrono creciente BCD 191
4.5.- Diseño contador síncrono creciente - decreciente Modulo 5 192
4.6.- Selección del modulo por clearing directo 194
4.7.- Contadores programables 196

1.- MEMORIA DE DESPLAZAMIENTO 308
1.1.- Registro de desplazamiento (Shift Register) 308
1.2.- Memoria FIFO (First Input First Output) 308
1.3.- Memoria LIFO (Last Input First Output) 309
2.- MEMORIA DE ACCESO ALEATORIO 310
2.1.- Memoria RAM (Ramdom Access Memory) 311
2.1.1.- Bus de datos bidireccional 311
2.1.2.- Descripción de pines 312
2.1.3.- Línea de datos bidireccionales 312
2.1.4.- Bus de datos unidireccionales 312
2.1.5.- Uso de chip select 313
2.1.6.-Diagrama de tiempo-RAM estática 314
2.1.7.- RAM dinámica 316
2.2.- Memoria ROM (Read Only Memory) 318
2.2.1.- Ejemplo de ROM 4 x 2 318
2.2.2.- Aplicaciones con ROM 319
2.2.2.1.- Medio sumador 319
2.2.2.2.- Generador de pulsos 320
2.2.2.3.- Generador y conversión de códigos (8421 a BCDexceso 3) 320
2.3.- Microprogramación 321
3.- MEMORIAS PLA (Programable Array Logic) 322
3.1.- Aplicaciones con PLA 324
3.1.1.- Semisumador 324
3.1.2.- Diseño contador de décadas 324
3.1.3.- Diseño contador hexadecimal con decodificador 325
4.- PLA versus ROM 328

APÉNDICE A RUIDO ELÉCTRICO
1.- INTRODUCCIÓN 333
2. SÍNTOMAS DE LOS PROBLEMAS OCACIONADOS POR EL RUIDO 334
3.- TIPOS Y ORÍGENES DEL RUIDO POR CAUSAS ELECRICAS 335
3.1.- Oscilación momentánea (Transitorios) en la línea de suministro 335
3.2.- EMP y RFI 336
3.3.- ESD 336
3.4.- Ruido en las conexiones a tierra 338
4.- RUIDO IRRADIADO Y CONDUCIDO 339
5.- TIPOS DE FALLAS Y MECANISMOS DE FALLA 340
6.- LAZOS DE CORRIENTE 343
7.-BLINDAJE 345
7.1.- Blindaje contra acoplamiento capacitivo 345
7.2.- Blindaje contra acoplamiento inductivo 346
7.3.- Blindaje de RF 352
8.-MASAS 357
8.Í.- Masa segura 357
8.2.- Ejecución práctica de las conexiones a tierra 359
8.3.-Cable trenzado 362
9.-DISTRIBUCIÓN 363
9.1.- Selección del valor del capacitor de desacoplamiento 366
9.2.- El caso de regulación de voltaje sobre la plaqueta 368
10.- RECUPERACIÓN SIN PROBLEMAS A PARTIR DE UN TRANSTORNO EN EL SOFT 370
11.- ÁREAS DE PROBLEMAS ESPECIALES 372
11.1.-ESD 372
11.2.-El ambiente automotor 373
12.- PENSAMIENTOS FINALES 378

APÉNDICE B
1.- CODIFICADOR DE PRIORIDAD (74148 - CD 4532) 381
1.1.- Ejemplo de uso 382
1.2.- Circuito integrado (CD 4532) 382
1.3.- Aplicaciones 383
2.- CODIFICACIONES VARIAS 385
2.1.- Codificación simple de teclado 385
2.2.- Codificación de 10 teclas priorizadas 386
2.3.-Codificador integrador de 16 teclas 387
2.4.- Codificación de 16 teclas priorizadas con indicación de tecla válida y control antirebote 388
2.5.- Codificación de 128 teclas mecánicas 389
2.6.-Codificación de 128 teclas 390
2.7.- Codificación de 128 teclas con microprocesador 391

CAPÍTULO I

Circuitos Combinacionales

1.- ÁLGEBRA DE BOOLE

1.1.- INTRODUCCIÓN

Para iniciar nuestro estudio sobre el álgebra de Boole, es necesario recordar algunos conceptos desde el área de matemáticas.
Recordemos que un **álgebra** es un conjunto de elementos que posee las siguientes propiedades:

1) Se pueden definir dos **operaciones** o **leyes de asociación** entre los elementos que pertenecen a dicho conjunto.

2) Las operaciones deben satisfacer lo siguiente:

   Ley de cierre.
   La propiedad conmutativa.
   La propiedad distributiva.
   La propiedad asociativa.

3) Cada operación debe poseer elemento neutro y este debe ser único.

4) Para todo elemento "a" del conjunto considerado debe existir su complemento.

Si un conjunto de elementos satisface estos requerimientos es un **álgebra.**
Ahora bien, si los elementos de un conjunto tienen comportamiento binario y además cumplen con las condiciones para ser un álgebra, entonces ese conjunto es un **ÁLGEBRA DE BOOLE.**

Definamos concretamente a un ÁLGEBRA DE BOOLE:

Un ÁLGEBRA DE BOOLE es un conjunto de elementos de comportamiento binario (cuyos estados representamos por 0 y 1) en el que se pueden definir dos operaciones o "leyes de asociación" que llamaremos "SUMA" y "PRODUCTO LÓGICOS". Estas operaciones deben tener el siguiente comportamiento:

A B	A . B	A B	A + B
0 0	0	0 0	0
0 1	0	0 1	1
1 0	0	1 0	1
1 1	1	1 1	1

(Aquí definimos el comportamiento de las dos operaciones básicas consideradas en el álgebra)

La ley de cierre nos dice que si asociamos dos o más elementos del álgebra, a través de cualquiera de las dos operaciones, el resultado debe ser otro elemento del álgebra.

La ley conmutativa nos dice que al asociar dos o más elementos del álgebra, no importa el orden en que realicemos la asociación, el resultado es el mismo:

$$A . B. = B . A$$
$$A + B = B + A$$

La propiedad distributiva, "distribuye" una operación sobre la otra:

$$A . (B + C) = (A . B) + (A . C)$$
$$A + (B . C) = (A + B) . (A + C)$$

La propiedad asociativa nos permite, cuando aplicamos una misma operación a varias variable, asociar en grupos a las variables y el orden en que lo hagamos no altera el resultado final de la asociación:

$$A . (B . C) = (A . B) . C$$
$$A + (B + C) = (A + B) + C$$

Cada Una de las operaciones debe poseer su elemento neutro, en consecuencia debe existir dentro del álgebra un elemento neutro para la operación suma N_S y otro para la operación N_P. Recordemos que el elemento neutro es aquel que operado con un elemento A cualquiera, para esa operación, da como resultado el mismo elemento A.

$A \cdot N_P = A$, Donde N_P es el elemento neutro del producto lógico.
$A + N_S = A$, Donde N_S es el elemento neutro de la suma lógica.

Si consideramos los valores presentados en la tabla de verdad para los estados binarios de las variables, podemos concluir que el elemento neutro del producto tiene el valor 1 y el elemento neutro de la suma tiene el valor 0.
La definición del elemento inverso o elemento complemento es muy particular, esta dada por dos condiciones. Para todo elemento A del álgebra, debe existir un elemento $\overline{A}$ que cumple con las siguientes condiciones:

$A \cdot \overline{A} = N_S$ (El producto del elemento A por su complemento es igual al neutro de la suma).
$A + \overline{A} = N_P$ (La suma del elemento A y su complemento es igual al neutro del producto)

Desde estas condiciones se desprende que el valor del elemento complemento es siempre el contrario del que posee A y define una tercera operación básica para los elementos del álgebra, **la negación.**
Hasta aquí el álgebra de Boole está definida como un ente o conjunto abstracto, pues nada se ha dicho que fije o determine como debe ser el tipo, naturaleza o forma de los elementos que compone el conjunto; solo hemos fijado ciertos comportamientos que les deben ser propios. Es más, ni siquiera sabemos si hay elementos físicos que pueden conformar dicho conjunto.
Para fijar los conceptos sobre las características y propiedades de un álgebra de Boole trataremos de "personalizar" los conceptos anteriores, es decir veamos si hay en el mundo real conjuntos de elementos que pueden satisfacer estos comportamientos teóricos y podamos decir que son un álgebra de Boole.
Analicemos entonces algunos conjuntos de elementos para ver si son un álgebra de BOOLE. Tomemos como primer ejemplo la teoría de conjuntos y observemos si estos pueden ser considerados un ÁLGEBRA DE BOOLE; para ello comenzaremos recordando algunas definiciones y luego determinaremos si los elementos considerados verifican los postulados que caracterizan a un ÁLGEBRA DE BOOLE.

1.2.- DEFINICIONES:

CLASE: Una clase es un conjunto compuesto por elementos susceptibles de poseer propiedades y de tener entre ellos o con los elementos de otros conjuntos, ciertas relaciones. Existen dos clases fundamentales que vamos a definir:

CLASE UNIVERSAL (U): Es el conjunto de todos los elementos que se van a tratar.

CLASE VACIA: Es el conjunto que no tiene elementos.

1.3.- OPERACIONES INTERSECCIÓN Y UNION :

Imaginemos un conjunto muy general que llamaremos U, este será nuestro universo. Hay en él objetos que son susceptibles de poseer ciertas propiedades, por ejemplo la propiedad P y la propiedad Q. Con los objetos que poseen la propiedad P formemos un subconjunto A que pertenece a U y con los que poseen la propiedad Q formemos otro subconjunto B que también pertenece a U.
Es probable que podamos formar un subconjunto m, constituido por aquellos objetos que posean ambas propiedades P y Q simultáneamente. Simbólicamente esta condición puede indicarse así:

$$m = A \cdot B$$

Donde el símbolo "." Representa simbólicamente a esta forma tan particular de asociación entre los conjuntos A y B para formar al conjunto m. Esta asociación o vinculación entre los subconjuntos A y B para formar al subconjunto **m** se llama **operación coincidencia o intersección.**
Tratemos ahora de formar otro subconjunto M, constituido por los elementos que poseen la propiedad P o la Propiedad Q o ambas simultáneamente.
Simbólicamente esta condición puede indicarse así:

$$M = A + B$$

Donde el símbolo "+" representa a esta otra forma de asociación entre los elementos de los conjuntos A y B para formar el subconjunto M. Esta asociación o vinculación entre los subconjuntos A y B para formar al subconjunto M, se llama **operación unión.**

1.4.- DIAGRAMA DE VENN

Es posible representar en forma gráfica estas asociaciones u "operaciones" entre los subconjuntos anteriores, para ello John VENN (1880) desarrollo un método de representación utilizando círculos que se intersectan para los "conjuntos y subconjuntos" y un rectángulo que representa al "universo". Estas representaciones gráficas son conocidas como "los diagramas de VENN" y nos permiten "visualizar" los conceptos anteriores. Observemos el diagrama de VENN par la **operación coincidencia.**



m = A . B

U = hombres
P = hombres bajos
A = conjunto de hombres bajos
Q = hombres obesos
B = conjunto de hombres obesos
M = conjunto de hombres bajos y obesos

Figura 1.1.

Si las propiedades P y Q son mutuamente excluyentes, dignifica que no hay elementos que pertenezcan al conjunto A y al conjunto B simultáneamente, entonces no existe el subconjunto m. se dice que la coincidencia es nula y que los conjuntos A y B son **disjuntos**. En el diagrama de VENN, este caso se grafica por medio de dos círculos que no se intersectan.



U = hombres
P = hombres bajos
A = conjunto de hombres bajos
Q = hombres obesos
B = conjunto de hombres obesos

Figura 1.2.

En la fig. siguiente observamos el diagrama de VENN de la operación unión, donde puede apreciarse el nuevo conjunto M.



M = A . B

U = hombres
P = hombres bajos
A = conjunto de hombres bajos
Q = hombres obesos
B = conjunto de hombres obesos
M = conjunto de hombres bajos y obesos y además "bajos solamente " y "obesos solamente".

Figura 1.3.

1.5.- VERIFICACIÓN DE LOS POSTULADOS

Veamos ahora si estos elementos verifican los postulados del ÁLGEBRA DE BOOLE, para ello partiendo de la definición del ÁLGEBRA DE BOOLE podemos preguntarnos:

1) ¿Los elementos que forman los conjuntos presentan un comportamiento binario?

   Si, pues **pertenecen** o **no pertenecen** a un conjunto o subconjunto determinado, o también podemos considerar si **poseen** o **no poseen** una cierta propiedad (podemos simbolizar el pertenecer o no a un conjunto, o la posición o no de una cierta propiedad, con los símbolos 1 y 0)

2) ¿Se pueden definir dos operaciones o leyes de asociación que respondan a las tablas utilizadas para fijar las operaciones de suma y producto lógico?

   Si, la operación unión y la operación intersección responden a las tablas de verdad mencionadas anteriormente.

3) ¿Se satisface la ley de cierre?

   Si, pues el asociar dos o más conjuntos, el resultado es otro conjunto.

4) ¿Las operaciones mencionadas satisfacen las leyes conmutativa, distributiva y asociativa?

PROPIEDAD CONMUTATIVA



Figura 1.4.

PROPIEDAD DISTRIBUTIVA



Figura 1.5.

Se deja para el alumno la demostración de la propiedad asociativa.

5) ¿El conjunto posee elementos neutros en cada operación?
Si, el elemento neutro de la intersección es el universo, pues aplicado en dicha operación sobre cualquier conjunto A devuelve al conjunto A. El elemento

neutro de la suma es el conjunto vacío pues aplicado en dicha operación sobre cualquier conjunto A devuelve al conjunto A.



$A \cdot U = A$

$A + 0 = A$

Figura 1.6.

6) Si definimos un conjunto A cualquiera, sabemos que existe un conjunto $\overline{A}$ tal que:

$A \cdot \overline{A} = N_S$ y además $A + \overline{A} = N_P$ esto nos lleva a $A \cdot \overline{A} = 0$ y $A + \overline{A} = U$

Supongamos un conjunto A compuesto por elementos que posean la propiedad P, podemos afirmar que existe un conjunto $\overline{A}$ que reúne a todos los elementos que no tienen la propiedad P, en consecuencia este conjunto es la negación del conjunto A.



U = clase universal (hombres)
P = hombres bajos
A = conjunto de hombres bajos
$\overline{A}$ = conjunto de hombres que NO son bajos

Figura 1.7.

Como podemos observar los conjuntos forman un ÁLGEBRA DE BOOLE

1.6.- TEOREMAS DE LOS MINI Y LOS MAXI

Representaremos en los diagramas de VENN las posibles combinaciones con dos conjuntos en la operación COINCIDENCIA y UNIÓN.

COINCIDENCIA:



Figura 1.8.

UNIÓN:



Figura 1.9.

Como en la operación coincidencia los subconjuntos m_i representan áreas mínimas los llamaremos MINITERMINOS (m_i) y observando los diagramas se deduce que:

$$\sum_{i=0}^{i=2^n-1} m_i = 1$$

"Uniendo todos los MINITERMINOS obtenemos el universo U, como U = 1, entonces:

$$m_3 + m_2 + m_1 + m_0 = 1$$

Como en la operación unión los subconjuntos M_i representan áreas máximas los llamaremos MAXITERMINOS y observando los diagramas de VENN se deduce que intercectando todos los MAXITERMINOS el resultado es el conjunto vacío.

$$\prod_{j=0}^{j=2^n-1} M_j = 0$$

es decir:

$$M_3 \cdot M_2 \cdot M_1 \cdot M_0 = 0$$

Veamos ahora en segundo termino un ejemplo de nuestro interés, tomemos el conjunto de **circuitos de conmutación**, es decir aquellos circuitos formados por combinaciones de contactos **si – no.**

1.7.- VERIFICACIÓN DE LOS POSTULADOS

Veamos ahora si estos elementos verifican los postulados del ÁLGEBRA DE BOOLE, para ello nuevamente partiendo de la definición del ÁLGEBRA DE BOOLE podemos preguntarnos:

1) ¿Los elementos que conforman los circuitos de conmutación presentan un comportamiento binario?

   Sí, pues **permiten** o **no permiten** el pasaje de corriente a una carga determinada, o también podemos considerar si **poseen** o **no poseen** un estado de conducción (podemos simbolizar el estado de conducción o no, con los símbolos 1 y 0).



Figura 1.10.

2) ¿Se pueden definir dos operaciones o leyes de asociación de dichos elementos que responden a las tablas de verdad utilizadas para fijar las operaciones de suma y producto lógico?

Sí, la conexión en paralelo y la conexión en serie de dichos contactos, responden a las tablas de verdad mencionadas anteriormente. (Se pueden representar al estado de conducción y de no conducción con 1 y 0)

Operación de cambiar dos contactos e paralelo



Figura 1.11.

El estado "conductivo" o "no conductivo" que producen entre los puntos **p** y **q**, dos contactos en paralelo, **A** y **B**, se representa por un contacto equivalente **Z**. Dichos contactos originan cuatro combinaciones de estados "abierto" – "cerrado", que se muestra en la Fig 1.12. junto con el resultado de cada combinación.



Figura 1.12.

El estado conductivo entre p y q tendrá lugar, cuando al menos uno de los contactos A o B está cerrado, o los dos están cerrados simultáneamente. Resulta así formalmente una proposición que es la disminución de otras dos. Asimismo los valores lógicos relacionados con las combinaciones de contactos en paralelo y sus resultados se corresponden con los casos de la operación A + B que expresa la suma lógica. Esta última expresión representa por lo tanto la operación de dos contactos en paralelo.

Operación de combinar dos contactos en serie:



Figura 1.13.

En la Fig. 1.13 aparecen las cuatro combinaciones de estados de dos contactos en serie, y el contacto equivalente que resulta en cada situación. Para esta disposición, existirá el estado de continuidad entre p y q solo si ambos contactos están cerrados simultáneamente. Los valores lógicos que intervienen en las combinaciones dibujadas pueden hacerse corresponder con las cuatro posibilidades de efectuar el producto lógico de dos valores lógicos, definidos en la tabla. Así se verifica que el producto lógico de dos variables, que se expresa A . B representa la operación de dos contactos en serie.

3) ¿Se satisface la ley de cierre?

Si, pues al asociar dos o más circuitos con contactos, el resultado es otro circuito con contactos.

4) ¿Las operaciones mencionadas satisfacen las leyes conmutativa, distributiva y asociativa?

Observamos la ley conmutativa; ella implica que se debe verificar las equivalencias entre las conexiones dibujadas.

$A + B = B + A$

$A \cdot B = B \cdot A$

Figura 1.14.

Es evidente que la continuidad o no entre los puntos p y q en contacto paralelo no depende de cual contacto esta arriba o abajo; y en contactos en serie de conexión, o sea cual contacto esta primero y cual segundo. En consecuencia se cumplen las expresiones indicadas.

Cada una de las operaciones es distributiva respecto a la otra:

$A \cdot (B + C) = A \cdot B + A \cdot C$ $\qquad$ $A + (B \cdot C) = (A + B) \cdot (A + C)$

Por lo que se debe probar las siguientes equivalencias entre combinaciones de contactos:



Figura 1.15.

Se deja para el alumno la demostración de la propiedad asociativa.

5) ¿El conjunto posee elementos neutro para cada operación?

Si, el elemento neutro de la conexión en paralelo es un contacto siempre abierto, pues aplicado en dicha conexión sobre cualquier contacto
A, devuelve la misma acción que el contacto A solo. El elemento neutro de la suma es un contacto

siempre en cortocircuito, pues aplicado en dicha conexión sobre cualquier contacto A, devuelve la misma acción que el contacto A solo.



Figura 1.16.

El símbolo lógico de la suma es:



Figura 1.17.

El símbolo lógico del producto es:



Figura 1.18.

6) Si tomamos un contacto A cualquiera, sabemos que existe un contacto $\overline{A}$ tal que

$A \cdot \overline{A} = N_S$ y además $A + \overline{A} = N_P$ esto nos lleva a $A \cdot \overline{A} = 0$ y $A + \overline{A} = 1$

El contacto A es un contacto NA, para que el contacto $\overline{A}$ presente un comportamiento siempre opuesto al de A debe ser un contacto NC, el cual por su construcción mecánica presentara un comportamiento siempre contrario al de A.

El símbolo lógico de la negación es:



Figura 1.19.

1.8.- ALGUNOS TEOREMAS DEL ÁLGEBRA DE BOOLE

Teorema 1 PRINCIPIO DE DUALIDAD:
Para Toda igualdad que se demuestre como cierta, si se intercambian entre sí las operaciones suma y producto y los valores 0 y 1, obtenemos otra igualdad que también es cierta. En todos los postulados del álgebra se plantearon expresiones duales y se seguirán demostrando expresiones duales que corroboran este principio, por lo tanto queda aceptado sin una demostración formal.

Teorema 2 LEY DE IDEMPOTENCIA:

Para todo elemento A del ÁLGEBRA DE BOOLE se verifica que $A + A = A$ y $A \cdot A = A$.

$$A + A = A + A$$
$$A + A = (A + A) \cdot 1$$
$$A + A = (A + A) \cdot (A + \overline{A})$$
$$A + A = A + (A \cdot \overline{A})$$
$$A + A = A + 0$$
$$A + A = A$$

Por dualidad también es cierto que $A \cdot A = A$

Se deja para el alumno la demostración de este teorema utilizando los circuitos de conmutación.

Teorema 3 LEY DE INVOLUCIÓN:

Para todo elemento A del álgebra de Boole se verifica que $A = \overline{\overline{A}}$

$$\overline{A} + \overline{\overline{A}} = 1 \quad y \quad \overline{A} \cdot \overline{\overline{A}} = 0$$

pero también tenemos que

$$\overline{A} + A = 1 \quad y \quad \overline{A} \cdot A = 0$$

Observamos que tanto $\overline{\overline{A}}$ como A, son el complemento de $\overline{A}$, por lo tanto deben ser iguales al ser el complemento único.

Teorema 4

Para todo elemento A perteneciente al ÁLGEBRA DE BOOLE, se verifica que $A + \overline{A} = N_P$ y que $A \cdot \overline{A} = N_S$. (Observemos que al utilizar el elemento neutro

de una operación, operándolo con la otra ley de asociación impone su valor en el resultado)

$$A + 1 = A + 1$$
$$A + 1 = (A + 1) \cdot 1$$
$$A + 1 = (A + 1) \cdot (A + \overline{A})$$
$$A + 1 = A + (\overline{A} \cdot 1)$$
$$A + 1 = A + \overline{A}$$
$$A + 1 = 1$$

Por dualidad también es cierto que $A \cdot 0 = 0$

Se deja al alumno la demostración de este teorema utilizando los diagramas de VENN.

Teorema 5 Leyes de De MORGAN:

Para todo par de elementos A y B pertenecientes al ÁLGEBRA DE BOOLE, se verifica que $\overline{(A+B)} = \overline{A} \cdot \overline{B}$ y que $\overline{(A \cdot B)} = \overline{A} + \overline{B}$.
Para esta demostración supondremos que $P = Q$ si $\overline{P} \cdot Q = 0$ y además $\overline{P} + Q = 1$, tomando $P = \overline{(A+B)}$ y $Q = \overline{A} \cdot \overline{B}$ podemos escribir:

$$(A + B) + \overline{A} \cdot \overline{B} = [(A + B) + \overline{A}] \cdot [(A + B) + \overline{B}]$$
$$(A + B) + \overline{A} \cdot \overline{B} = [1 + B] \cdot [1 + A]$$
$$(A + B) + \overline{A} \cdot \overline{B} = 1$$

$$(A + B) \cdot (\overline{A} \cdot \overline{B}) = [A \cdot (\overline{A} \cdot \overline{B})] + [B \cdot (\overline{A} \cdot \overline{B})]$$
$$(A + B) \cdot (\overline{A} \cdot \overline{B}) = [0 \cdot \overline{B}] + [0 \cdot \overline{A}]$$
$$(A + B) \cdot (\overline{A} \cdot \overline{B}) = 0$$

Por el principio de dualidad la otra igualdad es cierta. Se deja para el alumno las demostraciones de estos teoremas por medio de los diagramas de VENN.

2.- METODOLOGÍA PARA LA RESOLUCIÓN DE PROBLEMAS LÓGICOS

2.1.- DISEÑO DE UN CIRCUITO COMBINACIONAL

Cuando se diseña un circuito lógico combinacional, debemos realizar los siguientes pasos:

I. A través de una descripción del funcionamiento esperado del circuito o de un conjunto de especificaciones fijadas, se escribe la tabla de verdad.

II. A partir de la tabla de verdad se obtiene la expresión lógica, esta nos indica que operadores lógicos deben utilizarse y a que variables deben vincular.

III. A continuación se examina la expresión lógica con la intención de aplicar teoremas de simplificación que nos permita minimizar dicha expresión y obtener el circuito más simple posible.

IV. Implementación eficiente con Circuitos Integrados (C.I.) comerciales.

A partir de los siguientes ejemplos vamos a intentar clarificar los pasos anteriores y a establecer una metodología para la solución de problemas de lógica combinacional

Ejemplo 1: SISTEMA DE ALARMA

Un supermercado tiene dos cajeros y cada uno de ellos dispone de un interruptor de pedal conectado a un sistema de alarma. Cuando se pulsa uno de estos interruptores, o ambos, se prende una luz en la gerencia. Plantee el sistema lógico correspondiente.

1) Definición de las variables de entrada y su comportamiento

Cajero 1 ---------- Interruptor "A"
A = 0 interruptor abierto
A = 1 interruptor cerrado

Cajero 2 ---------- Interruptor "B"
B = 0 interruptor abierto
B = 1 interruptor cerrado

2) Definición de las variables de salida y su comportamiento

Luz de gerencia ---------- Lampara "f"
f = 0 alarma desactivada
F = 1 alarma activada

3) Tabla de verdad y expresión lógica

ENTRADAS		SALIDAS
A	B	f
0	0	0
0	1	1
1	0	1
1	1	1

Aquí queda representado el funcionamiento del sistema de alarma al fijarse el comportamiento de las variables en todas las condiciones previstas

$$f = A + B$$

4) Implementación



Figura 1.20.

Ejemplo 2: SISTEMA DE SEGURIDAD

Una máquina perforadora tiene dos interruptores, el interruptor principal conecta a máquina a la red y un interruptor térmico de sobrecarga se abre cuando la temperatura del motor, que acciona la perforadora, supera un valor límite.
Plantee el sistema lógico correspondiente.

1) Definición de las variables de entrada y su comportamiento

Interruptor principal --------- Interruptor "A"
A = 0 inter. abierto (maq. desconectada)
A = 1 inter. cerrado (maq. conectada)

Interruptor de sobrecarga --- Interruptor "B"
B = 0 inter. abierto (termp. Superior a la normal)
B = 1 inter. cerrado (temperatura normal)

2) definición de las variables de salida y su comportamiento

Motor -------- "f" f = 0 motor detenido f = 1 motor funcionando

3) Tabla de verdad y expresión lógica

ENTRADAS		SALIDAS
A	B	f
0	0	0
0	1	0
1	0	0
1	1	1

Aquí queda representado el funcionamiento del sistema.

$$f = A \cdot B$$

4) Implementación



Figura 1.21.

2.2.- MÉTODOS SISTEMÁTICOS DE OBTENCIÓN DE LA EXPRESIÓN LÓGICA DE UNA FUNCIÓN

2.1.- INTRODUCCIÓN

Los casos anteriores son muy simples y su comportamiento responde directamente a las tablas de verdad de las funciones básicas, es por ello que podemos intuir fácilmente cual es el circuito lógico que debemos implementar. Sin embargo, en la mayoría de los casos de diseño de circuitos lógicos esto no es así, las tablas de verdad presentan relaciones complejas entre las variables, que involucran a varios operadores, siendo necesarias expresiones lógicas más complicadas para representar dichas tablas de verdad. Ante uno de estos casos, la pregunta es:

¿Cómo puedo obtener la expresión lógica que se corresponda con una tabla de verdad dada?

Aún cuando el álgebra de Boole nos proporciona fundamentos importantes para la manipulación de las expresiones lógicas, no aporta soluciones satisfactorias a dos aspectos importantes del diseño de circuitos lógicos:

a) Obtención de la expresión lógica a través de la tabla de verdad.

b) Minimización sistemática de la expresión lógica.

Nuestro objetivo es presentar métodos sistemáticos que puedan aplicarse a estos casos, permitiendo encontrar una rápida y adecuada solución. Para ello utilizaremos los conceptos de **miniterm** (o **maxiterm**) y **expresión canónica** de una función.

Es muy importante tener en cuenta que:

MINITERM: Son los productos que tienen una forma muy particular, presentan todas las variables involucradas en el problema considerado y las negaciones, si las hubiere, actúan sobre variables individuales. El comportamiento también es muy particular, se toman el valor "1" solo para una determinada combinación de valores aplicados a las variables, para las restantes toman el valor "0".

Veamos el caso de los miniterm que se obtienen con dos variables, A y B.

A B	$\overline{A}\,\overline{B}$	$\overline{A}\,B$	$A\,\overline{B}$	$A\,B$
0 0	1	0	0	0
0 1	0	1	0	0
1 0	0	0	1	0
1 1	0	0	0	1

Podemos decir que un miniterm "fabrica" un 1 en una determinada línea de la tabla de verdad y luego su efecto desaparece para las otras dos

MAXITERM: Son sumas que presentan a todas las variables involucradas en el problema y las negaciones, si las hubiere, actúan cobre variables individuales. El comportamiento de los maxiterm también es particular, toman el valor "0" para una determinada combinación de valores aplicados a las variables, para las restantes toman el valor "1".

Veamos el caso de los maxiterm que se obtienen con dos variables, A Y B:

A B	$A+B$	$A+\overline{B}$	$\overline{A}+B$	$\overline{A}+\overline{B}$
0 0	1	1	1	1
0 1	1	0	1	1
1 0	1	1	0	1
1 1	1	1	1	0

Como en el caso anterior, podemos decir que un maxiterm "fabrica" un 0 en una determinada línea de la tabla de verdad y luego su efecto desaparece para todas las otras.

2.2.2.- EXPRESIONES CANÓNICAS O FORMAS NORMALIZADAS DE UNA FUNCIÓN

Las expresiones canónicas son expresiones lógicas que tienen una forma muy particular, son **sumatorias de miniterm** o **productorias de maxiterm**.
A cada miniterm o maxiterm se lo denomina genéricamente término canónico.

2.2.3.- OBTENCIÓN DE LA EXPRESIÓN LÓGICA A PARTIR DE LA TABLA DE VERDAD

Utilizando los conceptos anteriores es fácil obtener una expresión lógica que se corresponda con una tabla de verdad dada...
...**como una sumatoria de miniterm**, para ello se observa donde están los unos de la función y se suman los miniterm que producen dichos unos, los ceros de la función se forman automáticamente en las combinaciones en las que no se activa ningún miniterm.
...**como una productoria de maxiterm** para ello se observa donde están los ceros de la función y se multiplican los maxiterm que producen dichos ceros, los unos de la función se forman automáticamente en las combinaciones en las que no se active ningún maxiterm.
Volvamos al ejemplo del sistema de alarma:

A	B	S	MINI	MAXI
0	0	0	$\overline{A} \cdot \overline{B}$	$A + B$
0	1	1	$\overline{A} \cdot B$	$A + \overline{B}$
1	0	1	$A \cdot \overline{B}$	$\overline{A} + B$
1	1	1	$A \cdot B$	$\overline{A} + \overline{B}$

$$S = \overline{A} \cdot B + A \cdot \overline{B} + A \cdot B$$

La función obtenida de la tabla de verdad es distinta a la original (S = A + B) que obtuvimos anteriormente. Trabajemos con esta nueva funcion.

$$S = \overline{A} \cdot B + A \cdot \overline{B} + A \cdot B$$
$$S = (\overline{A} \cdot B) + [A \cdot (\overline{B} + B)]$$
$$S = (\overline{A} \cdot B) + A$$

$$S = (\overline{A} \cdot A) \cdot (A + B)$$
$$S = 1 \cdot (A + B)$$
$$S = A + B$$

Simplificando adecuadamente llegamos al mismo resultado obtenido en forma intuitiva. Si hubiera empleado los maxiterm, el resultado seria:

$$S = A + B$$

Tomemos otro ejemplo, supongamos que deseamos conmutar una carga desde dos puestos diferentes, obtener la función correspondiente. Procediendo de la misma forma que en el caso anterior obtenemos:

A	B	S
0	0	0
0	1	1
1	0	1
1	1	0

$$S = \overline{A} \cdot B + A \cdot \overline{B}$$
$$S = A \otimes B$$

Si utilizamos los maxiterm obtendremos:

$S = (A + B) \cdot (\overline{A} + \overline{B})$ operando sobre esta expresión llegamos a
$$S = A \cdot \overline{A} + A \cdot \overline{B} + \overline{A} \cdot B + A \cdot \overline{B}$$
$$S = A \cdot \overline{B} + \overline{A} \cdot B$$

Que es idéntica a la expresión obtenida con los miniterm



Figura 1.22.

2.4.- FORMAS SIMPLIFICADAS DE LAS EXPRESIONES CANÓNICAS

Las expresiones canónicas de una función son muy largas de escribir, por lo tanto formularemos una convención que nos permitirá presentar a dichas expresiones de una manera simplificada. Para ello, en los miniterm, asignaremos el valor 0 a una variable negada, y el valor 1 a una variable no complementada, entonces los números del miniterm son sencillamente los equivalentes decimales de las combinaciones de entrada en cada renglón, interpretados como números binarios. Sin embargo, cuando utilizamos los maxiterm, el que tiene todas las variables negadas es el último y el orden de asignación se invierte.

m_i	MINITERM	A	B	C	M_j	MAXITERM
m_0	$\overline{A} \cdot \overline{B} \cdot \overline{C}$	0	0	0	M_7	$A + B + C$
m_1	$\overline{A} \cdot \overline{B} \cdot C$	0	0	1	M_6	$A + B + \overline{C}$
m_2	$\overline{A} \cdot B \cdot \overline{C}$	0	1	0	M_5	$A + \overline{B} + C$
m_3	$\overline{A} \cdot B \cdot C$	0	1	1	M_4	$A + \overline{B} + \overline{C}$
m_4	$A \cdot \overline{B} \cdot \overline{C}$	1	0	0	M_3	$\overline{A} + B + C$
m_5	$A \cdot \overline{B} \cdot C$	1	0	1	M_2	$\overline{A} + B + \overline{C}$
m_6	$A \cdot B \cdot \overline{C}$	1	1	0	M_1	$\overline{A} + \overline{B} + C$
m_7	$A \cdot B \cdot C$	1	1	1	M_0	$\overline{A} + \overline{B} + \overline{C}$

Entonces una expresión canónica, por ejemplo para la siguiente tabla de verdad se escribiría así:

A	B	C	S
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

$$S = \sum(m_1, m_3, m_4, m_7)$$

$$S = \pi(M_7, M_5, M_2, M_1)$$

Una forma mas simplificada aun es la siguiente:

$$S = \sum m\,(1, 3, 4, 7)$$

$$S = \pi\, M\,(7, 5, 2, 1)$$

2.5.- OBTENCIÓN DE LOS MAXITERMS A PARTIR DE LOS MINITERMS Y VICEVERSA

Hay dos maneras de obtener un pasaje de miniterm a maxiterm yviceversa, el método algebraico y el método que utiliza la notación simplificada.
En el método algebraico, se aplica MORGAN a cada miniterm de la función complemento y se obtiene la función original expresada en maxiterm. Si aplicamos MORGAN a los maxiterms de la función complemento, obtendremos la expresin de la función original en miniterm.
En el método que utiliza la notación simplificada, se emplea una fórmula que nos indica el subíndice del maxiterm en funcion del subíncice del miniterm considerado y viceversa. Para comprender este simple mecanismo observemos la siguiente tabla que nos muestra la notación simplificada adoptada por los miniterm y maxiterm en tres variables.

	A	B	C	S
m_0	0	0	0	M_7
m_1	0	0	1	M_6
m_2	0	1	0	M_5
m_3	0	1	1	M_4
m_4	1	0	0	M_3
m_5	1	0	1	M_2
m_6	1	1	0	M_1
m_7	1	1	1	M_0

Los miniterm comienzan con el subíndice 0 en la primera línea de la tabla de verdad y aumentan hasta llegar a un subíndice máximo de 2^n-1 en la última línea de la tabla de verdad, sin embargo, los maxiterm presentan su subíndice 0 en la última línea de la tabla de verdad y el subíndice más alto en la primera línea. Entonces, en lo que respecta al valor numérico del subíndice, lo que suben los miniterms desde su valor más bajo, lo disminuyen los maxiterms desde su valor más alto, entonces el valor del subíndice de un maxiterm genérico j en función del subíndice del miniterm correspondiente i.

$$j = (2^n - 1) - i$$

Obviamente, el subíndice de un miniterm i expresado en función del maxiterm correspondiente será:

$$i = (2^n - 1) - j$$

2.6.- EXPANSIÓN A LA FORMA CANÓNICA

A veces, una función cuya expresión no está en forma canónica, necesita ser expresada en su forma canónica; ello puede hacerse por métodos algebraicos o por medio de la tabla de verdad.
Los métodos algebraicos aplican los teoremas de MORGAN para eliminar las negaciones que afectan a dos o más variables y utilizan la propiedad distributiva conjuntamente con las condiciones de definición del elemento negado para ir agregando las variables que faltan a cada término de la expresión no canónica.
Si disponemos de la tabla de verdad simplemente escribimos los miniterms o los maxiterms, según cual de las dos formas canónicas querramos obtener.

El procedimiento para la resolución por métodos algebraicos requiere primero escribir la función en forma de suma de productos, luego transformar las negaciones que toman a dos o más variables simultáneamente y convertirlas en negaciones individuales, por últimos agregar las variables que faltan para que cada producto resultante sea canónico.
Un procedimiento similar se utiliza si deseamos expresar la función como productos de sumas.
Veamos ejemplos:

$S(ABCD) = A.B$
$S(ABCD) = A.B.1 = A.B\,(C + \overline{C}) = ABC + AB\overline{C}$
$S(ABCD) = (ABC + AB\overline{C}).1 = (ABC + AB\overline{C}).(D + \overline{D})$
$S(ABCD) = ABCD + ABC\overline{D} + AB\overline{C}D + AB\overline{C}\,\overline{D}$
$S(ABCD) = \sum_4 m\,(12, 13, 14, 15)$

En forma similar se puede expandir uan funcion expresada como producto de sumas:

Ejemplo:

$S(ABCD) = A + B$
$S(ABCD) = (A + B) + 0 = (A + B) + (C.\ \overline{C}) = (A + B + C)\,.\,(A + B + \overline{C})$
$S(ABCD) = (A + B + C)\,.\,(A + B + \overline{C}) + 0$
$S(ABCD) = (A + B + C)\,.\,(A + B + \overline{C}) + (D\,.\,\overline{D})$
$S(ABCD) = (A+B+C+D)\,.\,(A+B+C+\overline{D})\,.\,(A+B+\overline{C}+D)\,.\,(A+B+\overline{C}+\overline{D})$
$S(ABCD) = \prod M\,(12, 13, 14, 15)$

2.7.- FUNCIÓN COMPLEMENTO

La definición del elemento complemento postulada en el álgebra de Boole se aplica también en la definición de la función complemento, es decir

$S + \overline{S} = 1$ y $S\,.\,\overline{S} = 0$

Tomando la primera de las expresiones, podemos decir que la función complemento es aquella que se obtiene sumando los miniterms que no están presentes en la función S, es decir aquellos que corresponden a las filas de la tabla de verdad donde la función S vale 0.

También es posible obtener la función complemento multiplicando los maxiterms que no están presentes en la función S, es decir aquellos que corresponden a las filas de la tabla de verdad donde la función vale 1.
Sea la siguiente función, expresada en forma canónica como suma de productos

$$S = \sum m\,(1, 2, 4, 7)$$

Su complemento será:

$$\overline{S} = \sum m\,(0, 3, 5, 6)$$

En caso que representemos a la función mediante una expresión canónica producto de sumas.

$$\overline{S} = \prod M\,(7, 4, 2, 1)$$
$$\overline{S} = \prod M\,(6, 5, 3, 0)$$

Si negamos la función complemento, expresado en miniterm, obtenemos la función original expresada en maxiterm y si negamos la función complemento expresada en maxiterm obtengo la original en miniterm.

2.8.- FORMAS ESTANDARD

Relación entre los operadores lógicos:



Figura 1.23.

Las expresiones canónicas nos llevan a implementaciones de dos niveles, AND/OR (miniterms) y OR/AND (maxiterms) pero utilizan dos tipos distintos de integrados. Estas funciones también pueden realizarse en dos niveles y con un solo tipo de integrado.

AND/OR → NAND/NAND
OR/AND → NOR/NOR

Estas no son las únicas formas que representan a una función booleana, a continuación observamos las ocho formas estándar:

1- AND/OR → $\sum m_i$
2- NAND/NAND
3- OR/NAND
4- NOR/OR
5- AND/NOR
6- NAND/AND
7- OR/AND
8- NOR/NOR → $\prod M_j$

En la figura que sigue mostramos la fase inicial del proceso de un diseño combinacional y la relación existente entre las ocho formas standard.



Figura 1.24.

Una vez definido el problema y construida la tabla de verdad, obtenemos la FUNCION o su COMPLEMENTO en la forma SUMA DE MINITERMINOS.
Por la aplicación de MORGAN, obtenemos las distintas formas standard.

Ejemplo:

1.- PROBLEMA: Se desea conmutar una carga desde dos puntos diferentes.

2.- TABLA DE VERDAD

m_i	A	B	SALIDA f
m_0	0	0	0
m_1	0	1	1
m_2	1	0	1
m_3	1	1	0

3.- FORMAS STANDARD

a)

$$f = m_1 + m_2$$
$$f = \bar{A}B + A\bar{B} \quad \rightarrow \quad \text{AND/OR}$$
$$\bar{f} = \overline{\bar{A}B + A\bar{B}}$$
$$f = \overline{(\bar{A}B)}\,\overline{(A\bar{B})} \quad \rightarrow \quad \text{NAND/NAND}$$
$$f = \overline{(A+\bar{B})(\bar{A}+B)} \quad \rightarrow \quad \text{OR/AND}$$
$$f = \overline{(A+\bar{B})} + \overline{(\bar{A}+B)} \quad \rightarrow \quad \text{NOR/OR}$$

b)

$$\bar{f} = m_0 + m_3$$
$$\bar{f} = \bar{A}\bar{B} + AB$$
$$f = \overline{\bar{A}\bar{B} + AB} \quad \rightarrow \quad \text{AND/NOR}$$

$$f = \overline{(\bar{A}\bar{B})}\,\overline{(AB)} \quad \rightarrow \quad \text{NAND/AND}$$
$$f = (A+B)(\bar{A}+\bar{B}) \quad \rightarrow \quad \text{OR/AND}$$
$$\bar{f} = f = \overline{(A+B)(\bar{A}+\bar{B})}$$
$$f = \overline{(\overline{A+B})}\,\overline{(\overline{\bar{A}+\bar{B}})} \quad \rightarrow \quad \text{NOR/NOR}$$

Como vemos, existen dos grupos perfectamente definidos **f** y $\bar{f}$. La obtención de una función dentro de cada grupo es bastante fácil y reside en la aplicación de Morgan.

3.- MINIMIZACIÓN DE LAS EXPRESIONES LÓGICAS

3.1.- INTRODUCCIÓN

Las funciones canónicas resuelven fácilmente el paso de diseño que implica la obtención de la expresión lógica a partir de la tabla de verdad, pues estas se obtienen por simple inspección visual, sin embargo, en general son muy largas y su implementación es cara e ineficiente, es necesario simplificarlas o minimizarlas.
Minimizar o simplificar una expresión lógica consiste en obtener otra expresión, que presenta igual comportamiento que la primera (satisface el principio de sustitución) pero con menos cantidad de operadores lógicos, lo que en la práctica representa un circuito con menos componentes, menor tamaño, peso y consumo por lo cual es más económico, eficiente y confiable. Por esta razón es importante encontrar un método que garantice la mejor minimización posible.
El álgebra de Boole establece teoremas que nos permiten la manipulación de las expresiones lógicas para su minimización o simplificación, sin embargo, este no es un modo de operación totalmente intuitivo, dependiendo de la habilidad del operador para darse cuenta de cuales son los teoremas mas apropiados y cual es la secuencia en que debe aplicarlos para obtener la mínima expresión posible, por otra parte, aplicada una secuencia de teoremas para simplificar, no estaremos seguros que la expresión obtenida sea la mínima, es decir que no exista otra secuencia que produzca una expresión menor.

3.2.- MINIMIZACIÓN ALGEBRAICA

Es nuestro objetivo organizar la aplicación de los teoremas, para lograr un método de simplificación sistemático y eficiente, para ello nos basaremos en la forma tan particular que tienen los miniterms, los maxiterms y las funciones canónicas, que nos permite utilizar la "adyacencia lógica". Se dice que dos términos canónicos son lógicamente adyacentes cuando difieren en una sola variable, como los términos canónicos poseen a todas las variables, la diferencia consiste en que la variable esta negada en un termino y en el otro no lo esta. Esto nos permite aplicar la propiedad distributiva y las condiciones del elemento complemento para simplificar dos términos canónicos, obteniéndose un término en el que la variable distinta no esta.

El "agrupamiento" de los términos canónicos produce un solo termino, suma o producto, en que la variable distinta no esta.

Las identidades A . A . A ... = A y A + A + ... = A nos permiten escribir un término canónico las veces que sea necesario, cuando este es requerido para agruparlo con otros, para mejorar la simplificación.

Ejemplo:

$f(ABC) = \sum 0, 1, 2$

$f(ABC) = \overline{A}\,\overline{B}\,\overline{C} + \overline{A}\,\overline{B}\,C + \overline{A}\,B\,\overline{C}$ sumo $\overline{A}\,\overline{B}\,\overline{C}$

$f(ABC) = \overline{A}\,\overline{B}\,\overline{C} + \overline{A}\,\overline{B}\,C + \overline{A}\,B\,\overline{C} + \overline{A}\,\overline{B}\,\overline{C}$

$f(ABC) = \overline{A}\,\overline{B}\,(\overline{C}+C) + \overline{A}\,\overline{C}\,(B+\overline{B})$

$f(ABC) = \overline{A}\,\overline{B} + \overline{A}\,\overline{C}$ $f(ABC) = \overline{A}\,\overline{B}\,(\overline{C}+C) + \overline{A}\,C\,(B+\overline{B})$

Si los terminos resultantes de dos agrupamientos son lógicamente adyacentes, estos resultados se pueden volver a agrupar entre sí, produciéndose una notoria simplificación.

$S = \overline{A}\,\overline{B}\,\overline{C}\,\overline{D} + \overline{A}\,\overline{B}\,C\,\overline{D} + A\,\overline{B}\,\overline{C}\,\overline{D} + A\,\overline{B}\,C\,\overline{D} + A\,B\,C\,D$

$S = \overline{A}\,\overline{B}\,\overline{D}\,(C+\overline{C}) + A\,\overline{B}\,\overline{D}\,(C+\overline{C}) + A\,B\,C\,D$

$S = \overline{A}\,\overline{B}\,\overline{D}\,.1 + A\,\overline{B}\,\overline{D}\,.1 + A\,B\,C\,D = \overline{A}\,\overline{B}\,\overline{D} + A\,\overline{B}\,\overline{D} + A\,B\,C\,D$

$S = \overline{B}\,\overline{D}\,(A+\overline{A}) + A\,B\,C\,D = \overline{B}\,\overline{D}\,.1 + A\,B\,C\,D$

$S = \overline{B}\,\overline{D} + A\,B\,C\,D$

3.3.- DIAGRAMAS DE KARNAUGH

El principal inconveniente que presenta la aplicación de este método de simplificación algebraica, es que no es fácil apreciar todas las adyacencias posibles o cual es el mejor conjunto de adyacencias que se pueden tomar, en el caso de una expresión canónica que posea muchos términos canónicos.
Para el humano siempre es más fácil reconocer patrones gráficos que algebraicos, es por ello que buscamos transformar la adyacencia lógica en una adyacencia geométrica. Si observamos los diagramas de VENN, notaremos que todos los miniterms (o maxiterms) geométricamente adyacentes son también lógicamente adyacentes. Un diagrama más fácil de realizar consiste de un conjunto de 2^n cuadrados, agrupados formando filas y columnas, donde cada cuadrado definido por la intersección de una fila y columna específicas, representa un término

canónico en particular. La pregunta ahora es como colocamos las variables para que los cuadrados **geométricamente adyacentes** sean representativos de términos canónicos **lógicamente adyacentes**, los diagramas de VEITCH y de KARNAUGH cumplen con esta propiedad.

Observemos las siguientes figuras:



Figura 1.25.



Mapa de Karnaugh para cuatro variables

Figura 1.26.

3.4.- CAMPOS DE ACCION

Vamos a delimitar los campos de acción de las variables.



Figura 1.27.



Figura 1.28.

3.5.- REPRESENTACIÓN DE UNA FUNCION DE KARNAUGH

Comenzaremos considerando una expresión canónica compuesta por miniterms. Como nosotros deseamos simplificar agrupando los miniterms específicos que posee la expresión canónica que estamos considerando, estos deben ser representados en el diagrama mediante un "1" en el cuadrado que les corresponda.
Luego de representar a todos los miniterms analizaremos "cuantas" y "cuales" son las adyacencias geométricas a la vista, para determinar cual es el conjunto de agrupamientos que conviene realizar para obtener la "mínima expresión".
Con los maxiterms se opera de modo similar, con la diferencia que los maxiterms se marcan en el diagrama de KARNAUGH on un "0".

Ejemplo:

$$f = \sum 2, 3, 6, 7$$



f = B

Figura 1.29.

Ejemplo:

$$f(ABC) = AB + A\overline{B}C + A\overline{C}$$
(se expande)

$$f = \sum 4, 5, 6, 7$$



f = A

Figura 1.30.

Ejemplo:

$f = 4, 5$ y $f = 0, 1$



Figura 1.31.

36.- MINIMIZACIÓN DE FUNCIONES LOGICAS MEDIANTE EL DIAGRAMA DE KARNAUGH

La minimización por medio del diagrama de KARNAUGH asegura siempre expresiones mínimas del tipo "suma de productos" o "productos de sumas", según se utilicen las expresiones canónicas con miniterms o maxiterms respectivamente (ambas expresiones representan circuitos de dos niveles, AND/OR u OR/AND).
Una vez representada la función lógica en el diagrama de KARNAUGH, deben "agruparse" los miniterms o maxiterms ubicados en celdas adyacentes según las siguientes reglas generales:

1) Solo se podrán formar grupos de 2^n miniterms (2, 4, 8, etc.). Los grupos podrán ser horizontales, verticales o una combinación de ambos; pero nunca podrán existir grupos en diagonal.

2) Se formaran los grupos del mayor tamaño posible, buscando finalizar con el menor número posible de términos en la expresión final.

3) Un mismo término canónico puede formar parte de mas de un agrupamiento.

4) El proceso de simplificación culmina cuando todos los términos han sido agrupados o los que quedan no pueden ser agrupados y serán considerados individualmente.

5) Cada grupo representa un producto diferente y la ecuación mínima será la suma de todos los productos producidos por todos los grupos considerados, obteniéndose así una expresión del tipo suma de productos que será la mínima expresión lógica para esa función. Esto también es válido si se simplifica utilizando los maxiterms de la función, con lo cual se obtiene una expresión mínima del tipo producto de sumas.

6) No siempre la solución será única; en caso de que halla mas de una solución, las mismas serán lógicamente equivalentes y podremos analizar la adopción de la más conveniente.

7) Para funciones lógicas de seis o más variables el diagrama KARNAUGH resulta inapropiado para simplificar, en estos caso se recurre al método de QUINE – Mc CLUSKY

Veamos algunos ejemplos:

f = 3, 4, 5, 6, 7



Sabemos que dos celdas adyacentes eliminan una variable

Figura 1.32.

Según se agrupen las celdas será la función resultante.



Figura 1.33.

Ejemplo

f = CD + D + D + BD + A CD
(Al expandirla y luego expresarla como sumatoria de miniterms la función queda de la siguiente forma).

f = 1, 3, 5, 7, 9, 11, 13



$f = \overline{A}\,\overline{B}D + \overline{A}BD + A\overline{C}D + A\overline{B}CD$

Mapa de Karnaugh Nro. 1

Figura 1.34.



$f = \overline{A}D + \overline{C}D + A\overline{B}D$

Mapa de Karnaugh Nro. 2

Figura 1.35.



$f = \overline{A}D + \overline{C}D + \overline{B}D$

Mapa de Karnaugh Nro. 3

Figura 1.36.

3.7.- IMPLICANTES PRIMOS

Son los mayores agrupamientos de celdas que es posible realizar en un mapa, tal que dos cualesquiera de ellos no pueden ser absorbidos o cubiertos por otro mayor que lo contenga.

Ejemplo:

En el mapa Nro. 1, ninguno de los agrupamientos pueden ser implicante primo, puesto que como se demostró en el mapa Nro. 2 hay otros lazos mayores que lo cubren.
En el mapa Nro. 2, el lazo ABD no puede ser implicante primo pues es absorbido por BD del mapa Nro. 3. En consecuencia, los implicantes primos son:

$$\overline{A}D - \overline{C}D - \overline{B}D$$

Es evidente que con el uso de IMPLICANTES PRIMOS se consigue la máxima reducción de la expresión.

Hay casos de superposición de implicantes (que comparten elementos), en los cuales se observa que un determinado implicante no es necesario para hallar la expresión mínima, al contrario, si se agrega ese agrupamiento se hace más grande la expresión, en consecuencia el implicante primo no es esencial. Esto ocurre cuando todos los unos de un implicante primo han sido cubiertos por otros implicantes primos esenciales. Transformándose en no esencial, los implicantes primos no esenciales son aquellos formados por miniterms que ya forman parte de otro grupo.



$$f = BD + \overline{A}B\overline{C} + \overline{A}CD + ABC + A\overline{C}D$$

Figura 1.37.

Se verificará porque el implicante primo BD es NO ESENCIAL. Esto tambien puede demostrarse con el siguiente análisis.

A	B	C	D	$f = BD + \overline{A}B\overline{C} + \overline{A}CD + ABC + A\overline{C}D$
0	1	0	1	$f = 1 + 1 + 0 + 0 + 0 = 1$
0	1	1	1	$f = 1 + 0 + 1 + 0 + 0 = 1$
1	1	0	1	$f = 1 + 0 + 0 + 0 + 1 = 1$
1	1	1	1	$f = 1 + 0 + 0 + 1 + 0 = 1$

Siempre hay dos sumando que valen 1, BD y otro. De no existir BD el resultado sería el mismo. Por lo que BD es NO ESENCIAL y puede eliminarse de la función.

Ejemplo:

$$f = \sum 1, 3, 6, 7, 10, 11, 13, 15$$



Figura 1.38.

A	B	C	D	$f = CD + \overline{A}\overline{B}D + \overline{A}BC + ABD + A\overline{B}C$
0	0	1	1	$f = 1 + 1 + 0 + 0 + 0 = 1$
0	1	1	1	$f = 1 + 0 + 1 + 0 + 0 = 1$
1	0	1	1	$f = 1 + 0 + 0 + 0 + 1 = 1$
1	1	1	1	$f = 1 + 0 + 0 + 1 + 0 = 1$

3.8.- FUNCIONES NO TOTALMENTE DEFINIDAS

Si bien la salida de un circuito combinacional responde a cada una de las 2^n combinaciones de entrada, a veces no se utilizan todas las combinaciones y en consecuencia estas no aparecerán nunca en la entrada del circuito. Para este caso,

el valor de las salidas correspondientes a dichas combinaciones no tiene significación, no interesa si vale 0 o si vale 1; para estas combinaciones se coloca en la tabla de verdad una x y para mejorar la simplificación se pueden anotar en el diagrama de KARNAUGH con el valor 0 o 1 según convenga.

Ejemplo

m_i	A	B	C	SALIDA f
m_0	0	0	0	x
m_1	0	0	1	0
m_2	0	1	0	1
m_3	0	1	1	1
m_4	1	0	0	0
m_5	1	0	1	0
m_6	1	1	0	x
m_7	1	1	1	1



$$f = \sum 2, 3, 7, x_0, x_6 = \rightarrow \boxed{f = B} \quad \text{si} \quad x_0 = 0 \quad \text{y} \quad x_6 = 1$$

Figura 1.39.

Veamos otro ejemplo:

$$f = \sum 0, 3, x_1, x_2, x_7 = \rightarrow \boxed{f = \overline{A}} \quad \text{si} \quad x_1 = 1 \quad \text{y} \quad x_2 = 1 \quad \text{y} \quad x_7 = 0$$



$f = \overline{A}$

Figura 1.40.

28/04

4.- SISTEMA DE NUMERACIÓN Y CÓDIGOS

4.1.- SISTEMAS DE NUMERACIÓN

INTRODUCCIÓN



Desde épocas muy antiguas, el hombre se ha visto ante la necesidad de representar simbólicamente a cantidades de cosas. Cuando se establece una correspondencia entre **cantidades de cosas** y **símbolos de representación** tenemos un **sistema de numeración.**
Para obtener los distintos **símbolos de representación** o **números** tomamos un conjunto de símbolos básicos (base del sistema) que utilizamos en forma única, representan directamente a un cierto grupo de cantidades, las restantes cantidades serán representadas por combinaciones de estos símbolos básicos. Por lo tanto es necesario definir la base del sistema y fijar las reglas que nos indiquen como realizar las distintas combinaciones. Obviamente hay distintos sistemas de numeración, ellos difieren en su base y/o en sus reglas o mecanismos de formación de los símbolos de representación.
Hay sistemas simplemente **aditivos** y sistemas que además de **aditivos** son **posicionales** o **pesados**, en los sistemas simplemente aditivos (como el sistema romano) se suman los valores propios de cada uno de los dígitos individuales, considerando ciertas reglas que completan el funcionamiento del sistema. En los sistemas posicionales o pesados en cambio, debemos considerar no solo el valor propio del dígito sino también la importancia o **peso** de la **posición** que ocupa el dígito en la representación total o **número**. Esto nos lleva al polinomio

generalizado representativo de los sistemas posicionales o pesados que mostraremos a continuación.

$$N = a_n b^n + a_{n-1} b^{n-1} + ... + a_0 b^0$$

Aquí los coeficientes a_n.....a_0 son dígitos de la base y b es la base elevada a potencias que dependen de la posición del dígito considerado

4.1.1.- SISTEMA DECIMAL (10)

Apliquemos estos conceptos a nuestro conocido **sistema decimal**, denominado así por utilizar diez símbolos en su base (0, 1, ..., 9) y representamos al número 1439 del sistema decimal.

$$N_{10} = 1.10^3 + 4.10^2 + 3.10^1 + 9.10^0$$

Hay otros sistemas de numeración posicionales, que responden al mismo polinomio, pero tienen distinta **base** ; por ejemplo el sistema binario cuya base es 2, el sistema hexadecimal cuya base es 16 y el sistema octal cuya base es 8.

4.1.2.- SISTEMA BINARIO (2)

El sistema binario, denominado así por utilizar solamente dos símbolos en su base (0 y 1) es de fundamental importancia, pues todos los sistemas digitales utilizan la representación binaria en el funcionamiento de sus circuitos. Representemos el número 1101 del sistema binario, en el polinomio.

$$N_2 = 1.2^3 + 1.2^2 + 0.2^1 + 1.2^0$$

4.1.3.- SISTEMA OCTAL (8)

También podemos mencionar al sistema octal, que utiliza ocho símbolos en su base (0, 1, 2, 3,.....,7). Representemos el número 573 del sistema octal en el polinomio

$$N_8 = 5.8^2 + 7.8^1 + 3.8^0$$

4.1.4.- SISTEMA HEXADECIMAL (16)

El sistema hexadecimal utiliza dieciséis símbolos en su base (0, 1, 2, 3,.....,9, A, B, C, D, E, F). Las letras tienen la siguiente equivalencia con el decimal: A = 10, B = 11, C = 12, D = 13, E = 14, F = 15. Representemos al número B3F del sistema hexadecimal en el polinomio

$$N_{16} = B.16^2 + 3.16^1 + F.16^0$$

El sistema hexadecimal guarda una relación muy interesante con el sistema binario y nos permite escribir el equivalente del binario con muy pocos dígitos, entonces en las aplicaciones prácticas tendremos la representación binaria y en los papeles los escribiremos en hexadecimal (metodología muy usada en microprocesadores).

4.1.5.- EQUIVALENCIA ENTRE SISTEMAS PASAJE DE UNA BASE A OTRA

Es de gran importancia saber como encontrar el equivalente de un número expresado en una base "r", y en otra base "b". Existen varios procedimientos para encontrar el equivalente de un número en otra base, nosotros utilizaremos el método de división por la base, el polinomio (aplicado en los párrafos anteriores) y el método de agrupamiento / descomposición.

4.1.5.1.- METODO DE DIVISIÓN POR LA BASE

Dado un número N expresado en la base "r", su equivalente en la base "b" puede escribirse en forma de polinomio, la igualdad seria la siguiente:

$$N_R = a_n b^n + a_{n-1} b^{n-1} + ... + a_2 b^2 + a_1 b^1 + a_0 b^0$$

----------número equivalente----------

En esta ecuación lo que no conocemos son los coeficientes $a_0, a_1, ..., a_n$ del polinomio, que en realidad son los dígitos que componen al número equivalente en la base "b". Si dividimos a ambos miembros de la igualdad por "b", observamos que el **resto** de la división N_r / b es el coeficiente a_0 del polinomio.

$N_r / b = a_n b^{n-1} + a_{n-1} b^{n-2} + ... + a_2 b^1 + a_1 b^0 + a_0 / b$

$N_r / b = \text{COCIENTE} + a_0 / b$ ----- donde $\text{COCIENTE} = (a_n b^{n-1} + ... + a_1 b^0)$

$N_r = b \,.\, \text{COCIENTE} + a_0$

Resto

Si aplicamos el mismo procedimiento a los sucesivos cocientes que vayan resultando, obtendremos los sucesivos coeficientes del polinomio, es decir los dígitos del número equivalente expresado en la base "b". La operación termina cuando el último cociente ya no puede dividirse en forma entera por la base "b", tomándose como último coeficiente o dígito de mayor peso al último cociente obtenido.

Si $N'_r = \text{COCIENTE}$ entonces $N'_r = a_n b^{n-1} + ... + a_1 b^0$

$N'_r / b = a_n b^{n-2} + a_{n-1} b^{n-3} + ... + a_2 b^0 + a_1 / b$ donde a_1 es el siguiente resto .....y así sucesivamente hasta llegar a a_n

Veamos algunos ejemplos:

Pasar a binarios:

$37_{10} = ?$



Pasar a octal:

$1036_{10} = ?$



Pasar a hexadecimal:

$1036_{10} = ?$



4.1.5.2.- METODO DE AGRUPAMIENTO / DESCOMPOSICION

En el método de agrupamiento / descomposición, reacomodamos el polinomio y aplicamos la tabla básica de equivalencia entre las primeras cantidades binarias y hexadecimales o entre cantidades binarias y octales, en el caso de trabajar en la base 8.

A	B	C	D	HEX
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	A
1	0	1	1	B
1	1	0	0	C
1	1	0	1	D
1	1	1	0	E
1	1	1	1	F

A	B	C	OCT
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7

Tablas básicas de equivalencias binario – hexadecimal y binario - octal

AGRUPAMIENTO: Cuando pasamos un número binario a hexadecimal, el método **agrupa** dígitos del número binario para obtener el dígito correspondiente de la base hexadecimal. Tomemos por ejemplo un número binario de doce dígitos y encontremos su equivalente en hexadecimal.

$$N_{16} = a_{11}\, b^{11} + a_{10}\, b^{10} + a_9\, b^9 + a_8\, b^8 + a_7\, b^7 + a_6\, b^6 + a_5\, b^5 + a_4\, b^4 + a_3\, b^3 + a_2\, b^2 + a_1\, b^1 + a_0\, b^0$$

$$N_{16} = (a_{11}\, b^3 + a_{10}\, b^2 + a_9\, b^1 + a_8\, b^0).\, b_8 + (a_7\, b^3 + a_6\, b^2 + a_5\, b^1 + a_4\, b^0).\, b_4 + (a_3\, b^3 + a_2\, b^2 + a_1\, b^1 + a_0\, b^0).\, b^0$$

Los polinomios encerrados entre paréntesis, al evaluarse, dan como resultado un valor entre 0 y 15, o sea un dígito de la base hexadecimal, entonces el polinomio puede escribirse de la siguiente forma:

$N_{16} = Dh_2 . b^8 + Dh_1 . b^4 + Dh_0 . b^0$ (recordemos que b = 2)

$N_{16} = Dh_2 . 256 + Dh_1 . 16 + Dh_0 . 1$ que es lo mismo que escribirlo del siguiente modo

$N_{16} = Dh_2 . 16^2 + Dh_1 . 16^1 + Dh_0 . 16^0$

Observemos que hemos obtenido el polinomio en base hexadecimal y los coeficientes Dh_2, Dh_1 y Dh_0 son los dígitos que componen el número equivalente en la base hexadecimal.

DESCOMPOSICIÓN: Cuando pasamos un número hexadecimal a binario, el método **descompone** cada dígito hexadecimal que conforma el número, a su correspondiente combinación binaria y se concatenan en el orden que corresponde las sucesivas combinaciones para obtener el número binario equivalente.
Tomemos por ejemplo un número hexadecimal de cuatro dígitos y encontremos su equivalente en binario.

$N_{16} = 1\,F\,3\,B$
$N_2 = 0\,0\,0\,1 \quad 1\,1\,1\,1 \quad 0\,0\,1\,1 \quad 1\,0\,1\,1$

Para trabajar con la base octal, simplemente se agrupa o descompone considerando combinaciones de tres dígitos binarios y se utiliza la tabla de equivalencia binario / octal. Para pasar de hexadecimal a octal y viceversa se hace un pasaje intermedio a binario, por descomposición y luego se agrupa tomando la cantidad de dígitos que corresponda.

Pasar a hexadecimal:

$110010101_2 = ?$ -------- $0001 - 1001 - 0101 = 195_6$

$463_8 = ?$ ---------- $100 - 110 - 011 = 0001 - 0011 - 0011 = 133_{16}$

Pasar a binario:

$F\,3\,D\,6_{16} = ?$ ---------- $1111 \quad 0011 \quad 1101 \quad 0110_2$

$362_8 = ?$ ---------- $011 \quad 110 \quad 010_2$

Pasar a octal:

$10110110000_2 = ?$ -------- $010 \quad 110 \quad 110 \quad 000 = 2660_8$

$A7BC_{16} = ?$ ------ $1010 \quad 0111 \quad 1011 \quad 1100 = 001\ 010\ 011\ 110\ 111\ 100 = 12367_8$

4.1.5.3.- UTILIZACIÓN DE LOS METODOS

El método del polinomio se utiliza para pasar de **cualquier base** a **base 10**. El métod de división por la base **no permite pasar a la base 10** pues la división por diez repite los dígitos del número. Por ello este método se utiliza para pasar **desde la base 10 a cualquier base**. Para pasar de binario a hexadecimal o viceversa se utiliza el método de agrupamiento/descomposición pues es el más rápido y simple.

4.1.5.4.- NUMEROS CON PARTE FRACCIONARIA

Vamos a considerar ahora a un **"número generalizado"**, que posea parte entera y parte fraccionaria, en un sistema posicional o pesado. El polinomio representativo de este **"número generalizado"** es:

$$N = a_n b^n + a_{n-1} b^{n-1} + a_{n-2} b^{n-2} + ... + a_1 b^1 + a_0 b^0 + a_{-1} b^{-1} + a_{-2} b^{-2} + ... + a_{-p-1} b^{-p-1} + a_{-p} b^{-p}$$

Si llamamos a los términos de potencias positiva Ne, por representar la parte entera del número, y a los términos de potencias negativas los llamamos Nf, por representar a la parte fraccionaria, entonces N = Ne + Nf

$$N = a_n b^n + a_{n-1} b^{n-1} + a_{n-2} b^{n-2} + ... + a_1 b^1 + a_0 b^0 + a_{-1} b^{-1} + a_{-2} b^{-2} + ... + a_{-p-1} b^{-p-1} + a_{-p} b^{-p}$$

----------Ne----------.....----------Nf----------

Esto nos induce a pensar que podemos tratar separadamente el procedimiento de pasaje de la parte entera y de la parte fraccionaria de un número, desde una base a otra.
La parte entera fue tratada anteriormente, ahora vamos a considerar la parte fraccionaria, para ello tomamos la parte que le corresponde, desde el polinomio generalizado.

$$Nf_r = a_{-1} b^{-1} + a_{-2} b^{-2} + ... + a_{-p-1} b^{-p-1} + a_{-p} b^{-p}$$

Conocida la parte fraccionaria "r", debemos encontrar la parte fraccionaria expresada en la base "b", para ello debemos determinar los coeficientes a_{-1}, a_{-2},...., a_{-p-1}, a_{-p} del polinomio que representa a la parte fraccionaria expresada en la base "b".

Observemos que cada coeficiente es un **número entero**, mas específicamente **es un dígito de la base "b"**.
Si multiplicamos ambos miembros de la igualdad por b, el polinomio se multiplica por b y disminuye en una unidad el grado del polinomio, quedando:

$$Nf_r . b = a_{-1} b^0 + a_{-2} b^{-1} + ... + a_{-p-1} b^{-p-2} + a_{-p} b^{-p-1}$$

Entero Nueva fracción

Observemos que la parte entera del resultado es el primer coeficiente del polinomio y la parte fraccionaria resultante se puede conseguir operando, con el mismo procedimiento, para obtener los restantes coeficiente del polinomio en forma sucesiva.

$$(Nf_r . b) - a_{--1} = N'f_r = a_{-2} b^{-1} + a_{-3} b^{-2} + ... + a_{-p-1} b^{-p-2} + a_{-p} b^{-p-1}$$

$$N'f_r = a_{-2} b^0 + a_{-3} b^{-1} + ... + a_{-p-1} b^{-p-3} + a_{-p} b^{-p-2}$$

Entero Nueva fracción

El procedimiento termina cuando se alcanza la precisión solicitada.

METODO DE AGRUPAMIENTO/DESCOMPOSICION APLICADO A LA PARTE FRACCIONARIA

El método de "agrupamiento / descomposición" que habíamos analizado y que utilizamos en los pasajes vinculados a las bases 2, 8 y 16, también se aplica en la parte fraccionaria de estas bases.
Considerando una parte fraccionaria dada en la base 2 y busquemos la correspondiente en las bases 8 y 16 por el método de AGRUPAMIENTO.

$$Nf_8 = a_{-1} b^{-1} + a_{-2} b^{-2} + a_{-3} b^{-3} + a_{-4} b^{-4} a_{-5} b^{-5} + a_{-6} b^{-6} + a_{-7} b^{-7} + a_{-8} b^{-8} + a_{-9} b^{-9}$$

$$Nf_8 = (a_{-1} b^2 + a_{-2} b^1 + a_{-3} b^{0)} . b^{-3} + (a_{-4} b^2 a_{-5} b^1 + a_{-6} b^0) . b^{-6} + (a_{-7} b^2 + a_{-8} b^1 + a_{-9} b^0) . b^{-9}$$

Los polinomios encerrados entre paréntesis, al ser evaluados, dan un valor que corresponde a un dígito de la base octal

$$Nf_8 = Do_{-1} . 1/b^3 + Do_{-2} . 1/b^6 + Do_{-3} . 1/b^9$$
$$Nf_8 = Do_{-1} . 1/8 + Do_{-2} . 1/64 + Do_{-3} . 1/512$$
$$Nf_8 = Do_{-1} . 8^{-1} + Do_{-2} . 8^{-2} + Do_{-3} . 8^{-3}$$

Como b = 2, entonces que puede ser escrito como obteniéndose el polinomio en base 8

Los coeficientes Do_{-1}, Do_{-2} y Do_{-3} son los dígitos que componen la parte fraccionaria expresada en la base 8.

$$Nf_{16} = a_{-1}b^{-1} + a_{-2}b^{-2} + a_{-3}b^{-3} + a_{-4}b^{-4} + a_{-5}b^{-5} + a_{-6}b^{-6} + a_{-7}b^{-7} + a_{-8}b^{-8}$$

$$Nf_{16} = (a_{-1}b^{3} + a_{-2}b^{2} + a_{-3}b^{1} + a_{-4}b^{0})b^{-4} + (a_{-5}b^{3} + a_{-6}b^{2} + a_{-7}b^{1} + a_{-8}b^{0})b^{-8}$$

Nuevamente, los polinomios encerrados entre paréntesis al ser evaluados, dan un valor que corresponde a un dígito de la base hexadecimal.

$$Nf_{16} = D_{h-1}.1/b^{4} + D_{h-2}.1/b^{8}$$
$$Nf_{16} = D_{h-1}.1/16 + D_{h-2}.1/256$$
$$Nf_{16} = D_{h-1}.16^{-1} + D_{h-2}.16^{-2}$$

Como b = 2, entonces que puede ser escrito como obteniéndose el polinomio en base 16

Los coeficientes D_{h-1} y D_{h-2} son los dígitos que componen la parte fraccionaria expresada en la base 16.
Se deja al alumno como ejercicio la demostración del método de descomposición aplicado a la parte fraccionaria.

4.2.- CÓDIGOS

4.2.1 .-INTRODUCCIÓN

Relación biunivoca entre 2 elementos

Informaciones
Combinaciones de ceros u unos



Informaciones — Combinaciones de Ceros y unos

De una manera muy general decimos que se ha establecido un código cuando hemos definido una correspondencia uno a uno entre elementos de dos conjuntos. Por ejemplo el código penal entablece una vinculación entre delitos y castigos. Obviamente deben existir reglas que permitan determinar como están relacionados los elementos de ambos conjuntos.
En muchos casos la vinculación se establece entre un conjunto de informaciones y un conjunto de

elementos de representación, sean símbolos o señales. Para nuestro caso particular, en técnicas digitales, nos interesa específicamente la correspondencia entre informaciones y combinaciones de ceros y unos. Tomemos por ejemplo ei código ASCII, empleado en los teclados de las computadoras. Es importante comprender que, eligiendo adecuadamente las combinaciones que utilizaremos para la representación, es posible obtener ciertos efectos o propiedades útiles para las representaciones numéricas, o para obtener mayor velocidad de respuesta en los circuitos, o para la detección y corrección de errores en una transmisión digital de información, es por ello que presentaremos algunas ideas sobre codificación y algunas propiedades de ciertos códigos. En la siguiente Fig. vemos distintos tipos de códigos:



Figura 1.41.

4.2.2.- CODIGOS PONDERADOS

Tiene un peso determinado (Binario)

En los códigos ponderados, las reglas de formación de las combinaciones están definidas por polinomios que no solo consideran el valor propio del dígito, sino que además asignan **peso** o **importancia** a la posición que ocupa el dígito en la combinación. Algunos ejemplos son:

DÍGITO DECIMAL	NATURAL 8 4 2 1	5 4 2 1	AIKEN 2 4 2 1
0	0 0 0 0	0 0 0 0	0 0 0 0
1	0 0 0 1	0 0 0 1	0 0 0 1
2	0 0 1 0	0 0 1 0	0 0 1 0
3	0 0 1 1	0 0 1 1	0 0 1 1
4	0 1 0 0	0 1 0 0	0 1 0 0
5	0 1 0 1	1 0 0 0	1 0 1 1
6	0 1 1 0	1 0 0 1	1 1 0 0
7	0 1 1 1	1 0 1 0	1 1 0 1
8	1 0 0 0	1 0 1 1	1 1 1 0
9	1 0 0 1	1 1 0 0	1 1 1 1

Línea de simetría

La suma de dos combinaciones simétricas es siempre 9

Códigos BCD Ponderados

4.2.3.- CÓDIGOS LIBRES

Son aquellos en lo que la ley de formación no esta dada por un polinomio sino por un algoritmo no aritmético. Los ejemplos mas conocidos de este tipo son el código GRAY o reflejado, el código Johnson, el exceso de tres.
Los códigos libres se denominan PROGRESIVOS cuando al pasar desde una combinación a la siguiente, cambia un solo dígito, es decir que, dos combinaciones consecutivas son adyacentes (difieren en un bit).
Los códigos progresivos pueden además ser CICLICOS cuando la ultima combinación es adyacente a la primera.



PROGRESIVO CÍCLICO



PROGRESIVO



También se lo puede generar a través de los diagramas de KARNAUGH, dado que las celdillas adyacentes difieren en un bit.
Veamos una representación de los códigos libres que hemos mencionado

NÚMERO DECIMAL	EXCESO TRES	PROGRESIVO	PROGRESIVO CÍCLICO	CÓDIGO JOHNSON
0	0 0 1 1	0 0 0 0	0 0 0 0	0 0 0 0 0
1	0 1 0 0	0 0 0 1	0 1 0 0	0 0 0 0 1
2	0 1 0 1	0 0 1 1	0 1 0 1	0 0 0 1 1
3	0 1 1 0	0 0 1 0	0 1 1 1	0 0 1 1 1
4	0 1 1 1	0 1 1 0	0 1 1 0	0 1 1 1 1
5	1 0 0 0	0 1 1 1	1 1 1 0	1 1 1 1 1
6	1 0 0 1	0 1 0 1	1 1 1 1	1 1 1 1 0
7	1 0 1 0	0 1 0 0	1 1 0 1	1 1 1 0 0
8	1 0 1 1	1 1 0 0	1 1 0 0	1 1 0 0 0
9	1 1 0 0	1 1 0 1	1 0 0 0	1 0 0 0 0

4.2.4.- CONVERSIÓN DE CÓDIGOS - TRANSCOD1F1CACION

En múltiples ocasiones es necesario cambiar la representación actual, a otra perteneciente a otro código; esto se denomina **transcodificación** y el circuito que lo realiza **transcodificador** o **conversor de código**. Aquí presentamos un ejemplo muy simple donde se utiliza un circuito combinacional, pero es común el uso de C.I. de memoria para esta tarea

Puede pasarse fácilmente de binario natural a GRAY y viceversa mediante la función O-EXCLUSIVA.

Ejemplo para tres bits:

NÚMERO DECIMAL	BINARIO B2 B1 B0	GRAY G2 G1 G0
0	0 0 0	0 0 0
1	0 0 1	0 0 1
2	0 1 0	0 1 1
3	0 1 1	0 1 0
4	1 0 0	1 1 0
5	1 0 1	1 1 1
6	1 1 0	1 0 1
7	1 1 1	1 0 0



Figura 1.42.

Circuito:

Figura 1.43.

4.3.- DETECCION Y CORRECCION DE ERRORES

Cuando se realiza la transmisión de información digital, es de gran importancia poder **detectar** en el extremo receptor, un error en la transmisión, esto dará lugar a ciertas acciones como pedir retransmisión o desechar el error, etc. En muchos casos, la retransmisión no es posible, entonces es imprescindible la **corrección** del error.

Para poder comprender como es posible detectar y corregir los errores que pueden producirse en una transmisión de información digital, es necesario introducir el concepto de **distancia** y utilizar los diagramas K para analizar y elegir

Detectar error dm=2
corregir " dm=3

adecuadamente las posibles combinaciones que utilizaremos en nuestro código, a fin de obtener la distancia requerida para la detección de errores y su corrección. Se denomina **distancia** entre dos combinaciones al número de bits que deben ser modificados para pasar desde una combinación a otra (esto en realidad indica la distancia que separa a los cuadrados representativos de dos combinaciones en el diagrama de KARNAUGH).



Figura 1.44.

Cuando establecemos un código, este puede presentar varias distancias entre sus distintas combinaciones, nosotros llamaremos **distancia mínima** a la menor distancia que presente el código.
Para comprender la aplicación de estos conceptos veamos un ejemplo: supongamos que tenemos ocho informaciones que deseamos codificar en binario, es decir asociar cada información con una combinación de ceros y unos. Como necesitamos ocho combinaciones tornamos combinaciones de tres bits y distancia mínima 1. El siguiente diagrama de Karnaugn ejemplifica las tres variables con las 8 combinaciones del código.



Figura 1.45.

En este caso, es imposible detectar errores de un bit, pues si un bit cambia en la combinación transmitida, se transforma en otra combinación que también pertenece al código y no hay forma de diferenciarla. La solución seria que, si una combinación sufre una alteración de un bit, se transforme en una combinaaión que no pertenece al código y entonces se la podría reconocer como equivocada, pero

para ello debemos disponer de "combinaciones no utilizadas", además de las combinaciones utilizadas por el código.
Tomemos combinaciones de cuatro bits y distancia mínima 2, representémoslas en el diagrama de Karnaugh y veremos que si una combinación del código sufre una alteración de un bit, se transforma en una combinación que no pertenece al código y podemos reconocer el error.



Figura 1.46.

CONDICION: Para que un código sea detector de errores su distancia mínima debe ser 2. Sin embargo, como se observa en el gráfico, la combinación equivocada podría provenir de cualquiera de las combinaciones adyacentes validas para el código, por lo tanto esta incertidumbre no permite determinar cual es la combinación cierta y no es posible corregir el error. La corrección seria posible con distancia mínima 3 pues en ese caso la combinación equivocada es vecina de la correcta solamente y se elimina la incertidumbre del párrafo anterior. Para ello debemos tomar combinaciones de cinco dígitos y distancia mínima 3, observemos el gráfico siguiente:



Figura 1.47.

CONDICION: Para que un código sea corrector de error su distancia mínima debe ser 3.

BIT DE PARIDAD

Si cambia solo 1 bit lo puedo decta

Una técnica muy simple para la detección de errores consiste en fijar como condición para la transmisión que la cantidad de unos que contenga la palabra transmitida sea PAR, en cuyo caso hablamos de PARIDAD PAR: se podría fijar también que la cantidad de unos sea IMPAR y hablamos de PARIDAD IMPAR. Para lograr esto basta simplemente con adicionar un bit extra al final de cada palabra código, este es llamado bit de control de paridad y se elige de modo que la cantidad de unos en cada palabra de transmisión sea par si la paridad es (o impar sí la paridad fijada es impar).

PALABRA CODIGO + BIT DE PARIDAD = PALABRA DE TRANSMISIÓN

En el receptor se controla la paridad de la palabra recibida y si no coincide con la paridad fijada para la transmisión estamos en presencia de un error en la transmisión. No estamos en condición de corregirlo.
Este sistema NO DETECTA errores de dos bits pues este tipo de alteración puede suceder y no modificara la paridad.
Veamos algunos ejemplos, tomemos palabras código del BCD y preparémosla para la transmisión con paridad par y también hagámoslo con paridad impar.

NÚMERO DECIMAL	BCD A B C D	BIT PARIDAD PAR (Pp)	BIT PARIDAD IMPAR (Pi)
0	0 0 0 0	0	1
1	0 0 0 1	1	0
2	0 0 1 0	1	0
3	0 0 1 1	0	1
4	0 1 0 0	1	0
5	0 1 0 1	0	1
6	0 1 1 0	0	1
7	0 1 1 1	1	0
8	1 0 0 0	1	0
9	1 0 0 1	0	1

Utilizamos uno u otro

dm = 2

La obtención del bit de paridad es:

Pi = Σ 0, 3, 5, 6, 9
Pp = Σ 1, 2, 4, 7, 8

$$Pi = \overline{A \oplus B \oplus C \oplus D}$$
$$Pp = A \oplus B \oplus C \oplus D$$



si e> = 0 esta bien el dato enviado

CÓDIGO DE HAMMING

El código de HAMMING utiliza también el control de paridad, pero no sobre la palabra completa que se va a transmitir, sino por grupos de bits. Cada grupo posee un bit de paridad, al existir varios grupos, hay varios bits de paridad que deben agregarse a la palabra código, para formar la palabra de transmisión.

Bits de palabra CODIGO + bits de PARIDAD = bits de palabra de TRANSMISION
NC + NP NT

Como la cantidad de bits de la palabra código esta definida por la propia información que se desea transmitir, debemos averiguar la cantidad de bits de paridad que se deben adicionar, para determinar la longitud de la palabra de transmisión.
Como el código de HAMMING es corrector, en el punto receptor se debe conocer
de algún modo cuando se produce un error y cual es el bit equivocado. Para ello consideremos un grupo de controladores que verifican la paridad de cada grupo y su salida, tomada en conjunto, nos indicara si la información recibida es correcta o no y si no lo es, cual es el bit que fallo.
Si hay NT bit en la palabra de transmisión y cualquiera de ellos puede fallar, necesito NT +1 indicaciones posibles en la salida de los controladores, en el punto de recepción. Entonces necesitaremos Ci controladores, de modo que:
2ci = NT+1, pero como cada controlador controla la paridad en cada grupo y en cada grupo hay un bit de paridad, entonces Ci = NP, por lo tanto buscaremos un NP que satisfaga la siguiente condición:

m: datos
k: bit de Paridad

$2^k \geq k+m+1$

$2^{NP} > NT+1$ o $2^{NP} > (NC+NP)+1$ o $2^{NP}-NP > NC+1$

Ejemplo
m = 2
$2^3 \geq 3+2+1 \rightarrow 8 \geq 5$
m = 3
$2^3 \geq 3+3+1 \rightarrow 8 \geq 6$

(donde NP es un número entero y debe tomarse el menor posible, para obtener la mas pequeña longitud de la palabra de transmisión)
Si consideramos una palabra código de 4 bits, tendremos que utilizar 3 bits de paridad, habrá que formar al menos 3 grupos de bits, habrá 3 controladores de grupo y una palabra de transmisión de 7 bits.
Llegados a este punto, cabe preguntarnos como formaremos los grupos de bits. Supongamos que para el caso considerado, fijamos las lecturas de los controladores de la siguiente manera:

Pensemos como formar los grupos de bits para que los controladores den esta información, cuando hagan la comprobación de paridad en cada grupo. Si llamamos G0, G1 y G_2 a los grupos de bits que deben formarse, desde la tabla observamos que: el bit 7 debe estar en los tres grupos, pues si falla debe activar a los tres controladores; el bit 6 debe estar en G1 y G_2 solamente para activar solo los controladores C1 y C_2; el bit 5 debe estar incluido en G_o y G_2y así sucesivamente, llegamos a:

c_2	0	0	0	0	1	1	1	1
c_1	0	0	1	1	0	0	1	1
c_0	0	1	0	1	0	1	0	1

L-ERROR EN-------'

G_2 XXX 4 5 6 7----------$G_2 = b_4 b_5 b_6 b_7$

G_1 X 2 3 X X 6 7----------$G1 = b_2 b_3 b_6$

G_o 1X3X5X7----------$G_o = b_1 b_3 b_5 b_7$

Formados los tres grupos de cuatros bits, debemos definir cual es el bit de paridad de cada grupo; HAMMING postula que los bits de paridad deben encontrarse en las posiciones que son potencias de 2 (b1 b_2 y b_4 en este caso) en consecuencia los bits que corresponden al código deben acomodarse en las restantes posiciones (b3, b5, b_6 y b7). La palabra que será transmitida queda configurada de la siguiente forma:

PALABRA DE TRANSMISION $P_1 P_2 I_3 P_4 I_5 I_6 I_7$

Con este formato de palabra a transmitir, presentamos una tabla con los códigos HAMMING que corresponden a las combinaciones de información que habíamos tomado para el ejemplo, las combinaciones B.C.D. natural.

Nro.	P_1	P_2	I_3	P_4	I_5	I_6	I_7
0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	1
2	0	1	0	1	0	1	0
3	1	0	0	0	0	1	1
4	1	0	0	1	1	0	0
5	0	1	0	1	1	0	1
6	1	1	0	1	1	1	0
7	0	0	0	1	1	1	1
8	1	1	1	0	0	0	0
9	0	0	1	0	0	0	1

los grupos presentan paridad par



Para comprobar la detección y la corrección de errores, supongamos la transmisión de una palabra determinada y la recepción equivocada en algún hit. los controladores de paridad detectan el error e indicaran cual es el bit equivocado y el circuito corrector invertirá el bit equivocado. El problema se encuentra en la siguiente página.



Circuitos de transmisión y recepción de HAMMING
Figura 1.48.

Posición	1 2 3 4 5 6 7	
Información transmitida	1 1 1 0 0 0 0	(la combinación del Numero 8 en
Información recibida	1 0 1 0 0 0 0	B.C.D.)

Controlador $C_2 = 0$
Controlador $C_1 = 1$
Controlador $C_0 = 0$

Con el peso binario asignado a los controladores, la posición equivocada es la segunda.
Tanto para la generación de los bits de paridad en el transmisor, como para el control de la paridad de los grupos en el receptor, utilizaremos compuertas EXOR.

Pedir forma matricial
ningunas de copiar
fotos

12/05/15

5.- ARITMÉTICA BINARIA

5.1.- COMPARADORES BINARIOS

Comparadores de Magnitud

Los comparadores son circuitos combinacionales que permiten determinar si dos combinaciones binarias de N bits, que representan números del sistema binario natural, son iguales o no y en este último caso cual de ellas es mayor.
Comenzaremos analizando el problema con números de un solo dígito y luego extenderemos los conceptos a números de más dígitos. Veamos entonces la comparación de dos números A y B, de un dígito cada uno:

A	B	A < B	A = B	A > B
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

$A<B = \overline{A}.B$

$A=B = \overline{A \oplus B}$

$A>B = A.\overline{B}$

El circuito y símbolo representativo del comparador son los siguientes:



Figura 1.49.

COMPARADOR DE DOS NÚMEROS DE CUATRO DÍGITOS

Consideremos ahora u circuito mas complicado, debemos comparar dos números A y B, de cuatro dígitos cada uno, que simbolizaremos por A_3, A_2, A_1, A_0 y B_3, B_2, B_1, B_0 respectivamente. Para ello el circuito contara con dos grupos de cuatro

entradas para los dígitos de los números A y B (observemos que las entradas de cada grupo están ponderadas) y tres salidas para determinar la relación que guardan ambos números entre sí.

Así viene comercialmente

Dibujo esquemático del comparador



Figura 1.50.

Si bien podríamos realizar una tabla de verdad para 8 variables y tres funciones, dicho procedimiento es largo y no asegura la solución más simple.
Nosotros procederemos a plantear las condiciones de comparación y de allí deducir las expresiones lógicas que correspondan.

- $A = B$ sí simultáneamente: $A_3 = B_3$ y $A_2 = B_2$ y $A_1 = B_1$ y $A_0 = B_0$
- $A > B$ sí: $A_3 > B_3$ o $(A_3 = B_3$ y $A_2 > B_2)$ o $(A_3 = B_3$ y $A_2 = B_2$ y $A_1 > B_1)$ o $(A_3 = B_3$ y $A_2 = B_2$ y $A_1 = B_1$ y $A_0 > B_0)$
- $A < B$ sí: $\overline{A = B}$ y $\overline{A > B}$

Estas condiciones nos llevan al siguiente circuito:

empiezo de n=3 A



lo pongo así 3,2,1,0 xq si el 3ro es mayor listo, A>B.

Figura 1.51.

Como se observa, este circuito es bastante complicado para implementarlo con compuertas individuales, sin embargo esta función se utiliza con mucha frecuencia en diseño de circuitos lógicos y por ello, su disponibilidad como bloque funcional (Circuito Integrado MSI) permite simplificar en gran medida la complejidad de la implementación del circuito total. En escala de integración (MSI) existen circuitos integrados comparadores de dos números de cuatro y de cinco dígitos cada uno, en las figuras siguientes observamos los símbolos lógicos y las tablas de verdad.

Entradas			Salidas			Entradas				Salidas		
EI	A_n	B_n	A<B	A=B	A>B	A_n	B_n	C_1	C_2	C_3	A<B	A=B	A>B
H	x	x	L	L	L	A_n <	B_n	x	x	x	H	L	L
L	A_n <	B_n	H	L	L	A_n =	B_n	H	L	L	H	L	L
L	A_n =	B_n	L	H	L	A_n =	B_n	L	H	L	L	H	L
L	A_n >	B_n	L	L	H	A_n =	B_n	L	L	H	L	L	H
						A_n >	B_n	X	x	x	L	L	H
COMPARADOR DE 5 BITS						COMPARADOR DE 4 BITS CON ENTRADAS AUXILIARES							

(Las Tablas de Verdad deben ser bien conocidas para poder utilizar los C.I adecuadamente).

EXPANSIÓN A "N" BITS CON C.I. COMERCIALES

Los comparadores comerciales tienen una cantidad fija de entradas para los dígitos de los números que deseamos comparar, por lo tanto realizan una comparación directa con números de hasta esa cantidad de bits. Si necesitamos comparar números cuya cantidad de bits es superior a la cantidad de entradas que disponemos en el C.I. debemos realizar una interconexión de varios de estos bloques funcionales, para **expandir** el número de entradas disponibles en el circuito final y llevarlo al número de bits que se requiere.
Estudiaremos algunas maneras de realizar la interconexión de estos bloques para lograr una expansión generalizada y comparar números de "N" bits, los métodos son la expansión en árbol, la expansion en cascada y la utilización de los C.I. con entradas auxiliares.

EXPANSIÓN EN ÁRBOL: Aquí la idea consiste en tomar los N bits de ambos números y separarlos en grupos de P bits, siendo P el número de entradas disponibles en el C.I. considerado. El cociente N/P números indicara la cantidad Q de grupos posibles y en consecuencia el número de bloques funcionales necesarios para aceptar a los números A y B (en caso que el cociente no sea un número entero se redondea al número superior siguiente y nos sobraran algunas entradas que no utilizaremos). Tomemos por ejemplo la comparación de dos números de 15 bits con C.I. comparadores de cinco entradas.

N=15 P=5 entonces Q=3 (se requerirán tres C.I. comparadores de cinco entradas)

Obviamente los grupos están jerarquizados, pues los grupos están organizados por bits de determinados pesos dentro de cada número (se supone que se toman los bits del mismo peso, en ambos números, para formar los grupos de igual jerarquía). Luego se aparean los grupos de igual jerarquía de ambos números y se realiza la comparación de cada uno de los pares de grupos, en cada uno de los C.I. comparadores. En este primer nivel de comparación se obtiene una señal de salida por cada uno de los pares de los grupos, que indica la relación que existe entre ambos.
En el primer nivel de comparación, hemos realizado comparaciones parciales, por grupos de bits de igual jerarquía de ambos números; vamos a utilizar esa

información para determinar la condición final entre los números A y B a través de un segundo nivel de comparación. Es evidente que toda comparación debe comenzar por los grupos que incluyen a los bits de mayor significación y si estos no definen la condición por ser iguales, se debe seguir comparando los sucesivos grupos de menor significación. Esto nos definirá el orden en que deben ingresarse las señales de salida del primer nivel, al segundo nivel para conocer la condición final.



Figura 1.52.

EXPANSIÓN EN CASCADA: Aquí también se considera a los números A y B de N bits cada uno, separados en grupos y se cumple la regla general de comenzar

la comparación por los bits de mayor peso, si estos no definen seguir la comparación con los grupos de menor peso. Sin embargo, la diferencia consiste en que el grupo inicial incluye señales de **subgrupos** que reúnen a P bits de menor significación (provenientes de un C.I. anterior) y estos subgrupos tienen señales de **otros subgrupos de menor significación** (provenientes de C.I. anteriores) y así sucesivamente hasta llegar a considerar el grupo de dígitos de mas bajo peso.



Figura 1.53.

EXPANSIÓN UTILIZANDO C.I. CON ENTRADAS AUXILIARES: En la primera expansión debíamos utilizar N + 1 C.I.. La expansión en cascada pierde una entrada de cada grupo para hacer ingresar la señal del subgrupo anterior, en

todos los C.I., excepto el último, el de menor peso. Este inconveniente se elimina Cuando utilizamos los C.I. con entradas auxiliares. Este C.I. esta especialmente diseñado para realizar interconexiones que permiten expansiones en cascada sin **restarle entradas de bits** al presente bloque para conectar las salidas del anterior, pues para ello dispone de entradas adicionales C_1, C_2 y C_3 que actúan cuando los bits de este grupo no definen la condición de salida de este C.I. y es necesario consultar al anterior (de menor peso que este)



Figura 1.54.

5.2.- SUMADORES Y RESTADORES BINARIOS

En la mayoría de los sistemas digitales, desde el más simple hasta un gran computador, se realizan operaciones aritméticas. Dado que los niveles lógicos "alto" y "bajo" pueden representar a los dígitos 0 y 1 del sistema de numeración binario, es posible operar aritméticamente con dicho sistema de numeración. De la misma manera que una operación aritmética entre dos números da como resultado otro número, un circuito combinacional puede transformar dos combinaciones de ceros y unos, que corresponden a dos números binarios, en otra combinación que coincide con el resultado de dicha operación.
Analizaremos ahora los circuitos combinacionales que nos permiten realizar las operaciones de suma y resta con números binarios, para ello aplicaremos las reglas básicas de las operaciones a números de un dígito y luego extenderemos la aplicación a números de varios dígitos.

5.2.1.- SUMADORES

Sumador de dos números de un dígito:

A	B	S	C_y
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Observamos la salida para la suma y para el acarreo

$S = A \oplus B$
$C_y = A \cdot B$



Sun
vari
Si
circ

ı de varios dígitos, colocando varios de ellos (uno por cada columna de dígitos que conforme la operación) encontramos **que no puede ser utilizado**, pues no posee una entrada de acarreo que admita el acarreo desde una columna anterior; es por eso que lo llamamos SEMISUMADOR.

Consideremos ahora un circuito que complete la posibilidad de admitir el acarreo desde una columna anterior, lo llamamos SUMADOR COMPLETO.

A	B	Cy_{in}	S	Cy_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$S = A \oplus B \oplus Cy_{in}$ $\quad Cy_{out} = (A \cdot B) + Cy_{in}(A \oplus B)$





Figura 1.56.

Desde la tabla de verdad sintetizamos una expresión que en realidad nos permite utilizar el semisumador que ya habíamos visto. Apliquemos el SUMADOR

COMPLETO a la realización de un circuito que permita sumar dos números de cuatro bits.



Figura 1.57.

Este circuito esta disponible como C.I. en forma comercial, por lo tanto lo utilizaremos para realizar una expansión y obtener un sumador de N bits.



SUMADOR DE 12 BITS

Figura 1.58.

5.2.2.- SUMADORES RAPIDOS

Análisis del tiempo de establecimiento del resultado en un sumador "serie":
El inconveniente principal de estos sumadores es el transporte "en serie" del acarreo a través de las distintas etapas, después de pasar la última etapa se dispone por fin del acarreo final y se establece el resultado. El tiempo de establecimiento

del resultado esta fijado por la cantidad de etapas que conforman el contador, si el contador consta de muchas etapas, el tiempo de establecimiento será muy grande y se considera al contador muy "lento".

En los sumadores "rápidos" se utiliza la técnica del "acarreo anticipado". En esta técnica, los bloques funcionales que utilizaremos son distintos, ellos generan: el resultado de la columna que corresponda, el "acarreador" y el "propagador".
Todos los acarreadores y los propagadores están disponibles al mismo, pues solo pasan por la etapa sumadora que les corresponde y se aplican simultáneamente a un circuito combinacional AND / OR (igual retardo); este es el encargado de generar "instantáneamente" el acarreo de salida. Es obvio que **el tiempo de establecimiento es "fijo"**, por lo tanto, un sumador serie de pocas etapas puede ser más rápido, pero si consideramos un contador serie con mas de un cierto número de etapas, la ventaja es del sumador de acarreo anticipado.



Figura 1.59.

5.2.3.- SUMA en B.C.D.

En múltiples ocasiones los números que se deben sumar están en código B.C.D. en cuyo caso nuestro sumador común, con algunas correcciones tambien puede efectuar esta operación también.

$(Ai + Bi) \geq 9$

	Co_3	S_3	S_2	S_1	S_0	k
0	0	0	0	0	0	0
1	0	0	0	0	1	0
2	0	0	0	1	0	0
3	0	0	0	1	1	0
4	0	0	1	0	0	0
5	0	0	1	0	1	0
6	0	0	1	1	0	0
7	0	0	1	1	1	0
8	0	1	0	0	0	0
9	0	1	0	0	1	0
	0	1	0	1	0	1
	0	1	0	1	1	1
	0	1	1	0	0	1
	0	1	1	0	1	1
	0	1	1	1	0	1
	0	1	1	1	1	1
10	1	0	0	0	0	1
11	1	0	0	0	1	1
12	1	0	0	1	0	1
13	1	0	0	1	1	1



C_y OUT$_1$ S_3 \ S_2 S_1 S_0	000	001	011	010	110	111	101	100
0 0	0	0	0	0	0	0	0	0
0 1	0	0	1	1	1	1	1	1
1 1	x	x	x	x	x	x	x	x
1 0	1	1	1	1	x	x	x	x

$$S_{cc} = S_3S_1 + S_3S_2 + C_{yout}$$

Figura 1.60.

5.2.4.- RESTA BINARIA

Considerando las reglas básicas de la sustracción, aplicadas al sistema de numeración binario, podemos establecer la tabla de verdad de un circuito restador binario de dos números de un bit y de allí implementar un circuito.

A	B	R	Co
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Observemos la salida para la diferencia y la salida para el pedido del prestamo.



Figura 1.61.

Al igual que en el caso del semisumador este semirestador no posee una entrada para el "pedido de préstamo" desde una columna anterior, por ello debemos hacer la tabla de verdad de un RESTADOR COMPLETO.

A	B	B_{in}	R	B_{out}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

$$R = A \oplus B \oplus B_{in} = A \oplus \overline{B} \oplus \overline{B_{in}}$$

$$B_{out} = (A.\overline{B}) + \overline{B_{in}}(A \oplus B)$$



Figura 1.62.

Observamos que hemos sintetizado una expresión muy particular desde la tabla de verdad, esta expresión **nos permite utilizar al circuito sumador**, con algunas modificaciones, **para la operación de resta**. Además nos abre la opción de realizar un circuito único que pueda efectuar, mediante una entrada de selección, una u otra operación, (podemos decir que el circuito realiza una "suma algebraica"). Al restar, en realizar esta sumando el complemento a la base del sustraendo, es decir esta sumando un número negativo.



Sumador - Restador de 1 bit



Figura 1.63.

Aún cuando los dos números sean positivos pueden presentarse los siguientes casos: Minuendo > Sustraendo, Minuendo < Sustraendo, en el primer caso el

resultado es positivo, en el segundo caso es negativo y esta expresado en complemento a dos.

Sea:

$$\begin{array}{rr} B = & 1\ 0\ 1\ 1 \\ \overline{B} = & 0\ 1\ 0\ 0 \\ \hline B + \overline{B} = & 1\ 1\ 1\ 1 \\ + & \quad 1 \\ \hline B + \overline{B} + 1 = & 1\ 0\ 0\ 0\ 0 = 2^n \end{array}$$

↑ (Bit de Overflow)

$$B = 2^n - \overline{B} - 1$$
$$\overline{B} = 2^n - B - 1$$

Caso en que :

$(A - B) > 0$:

$$A - B = A - (2^n - \overline{B} - 1)$$
$$A - B = A + \overline{B} + 1 - 2^n$$

↑ (Bit de Overflow)

Ejemplo:

$$\begin{array}{rr} A = & 1\ 1\ 0\ 0 \rightarrow A = 1\ 1\ 0\ 0 \\ B = & 0\ 1\ 1\ 1 \rightarrow \overline{B} = 1\ 0\ 0\ 0 \\ \hline A + \overline{B} = & \quad 1\ 0\ 1\ 0\ 0 \\ + & \quad\quad\quad 1 \\ \hline A + B + 1 = & \quad 1\ 0\ 1\ 0\ 1 \\ 2^n & \quad 1\ 0\ 0\ 0\ 0 \\ \hline A + \overline{B} = & \quad 0\ 0\ 1\ 0\ 1 \end{array}$$

La existencia del overflow indica que el resultado es positivo o sea A > B. Si no existencia overflow el resultado sería negativo (A < B).

$(A-B)<0$

$$A - B = A + \overline{B} + 1 - 2^n$$
$$A + \overline{B} = 2^n - 1 + (A - B)$$

$\therefore A - B = -D$ si $D = -\bar{D} - 1 + 2^n$

$A + \bar{B} + 1 - 2^n = -(-\bar{D} - 1 + 2^n)$

$A + \bar{B} + 1 - 2^n = +\bar{D} + 1 - 2^n$

$\therefore A + \bar{B} = \bar{D}$

$\overline{A+\bar{B}} = D$

Si $(A - B) = - D$

$$A + \overline{B} = 2^n - 1 - D - \overline{D}$$

$$D = \overline{A + \overline{B}} = A - B$$

Ejemplo:



$$\begin{array}{rr} A = & 0\ 1\ 1\ 1 \rightarrow A = 0\ 1\ 1\ 1 \\ B = & 1\ 1\ 0\ 0 \rightarrow \overline{B} = 0\ 0\ 1\ 1 \\ \hline A + \overline{B} = & \quad 1\ 0\ 1\ 0\ 0 = D \end{array}$$

$\overline{A + \overline{B}} = 101 = (A-B)$

Si $B + \bar{B} + 1 = 2^n$

$\therefore B = -\bar{B} - 1 + 2^n$

Remplazando

$A - B =$

$A - (-\bar{B} - 1 + 2^n) =$

$A + \bar{B} + 1 - 2^n =$ lo convierto en suma



$Co = 1$, indica q' la operacion es correcta y $A > B$

Circuitos Representativos:



$(A-B)>0$



$(A-B)<0$

Figura 1.64.

5.3.- CIRCUITO DE MULTIPLICACION BINARIA

La multiplicación binaria también puede ser realizada a través de circuitos digitales, pero su implementación es más compleja que los simples circuitos vistos anteriormente para las operaciones de suma y resta.
A continuación se muestra un circuito desarrollado a partir del mecanismo básico de la multiplicación, que toma a cada dígito del multiplicador y lo multiplica por los dígitos del multiplicando y luego suma todos los resultados parciales. Esta método es posible pues las reglas del producto booleano (operación AND) son idénticas a los de la multiplicación binaria, entonces es posible utilizar compuertas AND para formar los productos parciales que se generan en el proceso de multiplicación y luego con sumadores realizar las sumas de los productos parciales.



Figura 1.65.



HA: ***Half Adder (Semisumador)***
FA: ***Full Adder (Sumador Completo)***

Figura 1.66.

5.4.- UNIDAD LOGICA ARITMETICA

Una unidad aritmética lógica es un circuito combinacional que acepta en su entrada dos palabras de n bits, los cuales pueden ser números o representar alguna información arbitraria codificada en binario y genera un resultado en su salida, relacionando las entradas en forma lógica o aritmética, con distintas operaciones posibles en cada tipo de vinculación. En consecuencia, además de las entradas de datos, la A.L.U. posee una entrada "M" de **modo** y una serie de bits S0, S1,..., S_n, de selección de operación; la entrada M determina si la operación a realizar es lógica (M = 0) o aritmética (M = 1) y los bits de selección de operación determinan que operación especifica, dentro del grupo de operaciones posibles de ese modo, se ejecutara. Al igual que con los circuitos integrados anteriores, es posible interconectar varias etapas idénticas para realizar una expansión.



Figura 1.67.

5.5.- FUNCIONES LOGICAS Y ARITMETICAS GENERADAS POR LA SN5474181

ENTRADA DE SELECCION $S_3S_2S_1S_0$	M=1 funciones lógicas	M=0 OPERACIONES ARITMETICAS $C_n=0$	$C_n=1$
0000	$F_i=\overline{A_i}$	F=A-1	F=A
0001	$F_i=\overline{A_iB_i}$	F=AB-1	F=AB
0010	$F_i=\overline{A_i}+B_i$	F=A$\overline{B}$-1	F=A$\overline{B}$
0011	$F_i=1$	F=-1	F=0
0100	$F_i=\overline{A_i+B_i}$	F=A+(A+$\overline{B}$)	F=A+(A+$\overline{B}$)+1
0101	$F_i=\overline{B_i}$	F=AB+(A+$\overline{B}$)	F=AB+(A+$\overline{B}$)+1
0110	$F_i=A_i\oplus B_i$	F=A-B-1	F=A-B
0111	$F_i=A_i+\overline{B_i}$	F=A+$\overline{B}$	F=(A+$\overline{B}$)+1
1000	$F_i=\overline{A_i}B_i$	F=A+(A+B)	F=A+(A+B)+1
1001	$F_i=\overline{A_i\oplus B_i}$	F=A+B	F=A+B+1
1010	$F_i=B_i$	F=A$\overline{B}$+(A+B)	F=A$\overline{B}$+(A+B)+1
1011	$F_i=A_iB_i$	F=A+B	F=(A+B)+1
1100	$F_i=0$	F=A+A*	F=A+A+1
1101	$F_i=A_i+\overline{B_i}$	F=AB+A	F=AB+A+1
1110	$F_i=A_iB_i$	F=A$\overline{B}$+A	F=A$\overline{B}$+A+1
1111	$F_i=A_i$	F=A	F=A+1

6 - CODIFICADORES-DECODIFICADORES Y MULTIPLEXORES-DEMULTIPLEXORES

6.1 .-CODIFICADORES

Un codificador es un circuito combinacional que posee hasta 2n entradas para recibir un conjunto de informaciones y n salidas para producir la combinación que corresponda. Cuando una de las informaciones esta presente, cambia el estado lógico de la entrada asignada a esa información y el codificador entrega en la salida la combinación especifica que le corresponde a dicha información.



Figura 1.68.

ENTRADAS										SALIDAS			
I0	I1	I2	I3	I4	I5	I6	I7	I8	I9	A	B	C	D
1	0	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	0	0	0	1	0	0
0	0	0	0	0	1	0	0	0	0	0	1	0	1
0	0	0	0	0	0	1	0	0	0	0	1	1	0
0	0	0	0	0	0	0	1	0	0	0	1	1	1
0	0	0	0	0	0	0	0	1	0	1	0	0	0
0	0	0	0	0	0	0	0	0	1	1	0	0	1

$A = I_8 + I_9$

$B = I_4 + I_5 + I_6 + I_7$

$C = I_2 + I_3 + I_6 + I_7$

$D = I_1 + I_3 + I_5 + I_7 + I_9$

Ver CI 74147

A partir de las expresiones anteriores para las salidas podemos implementar el siguiente circuito:



Figura 1.69.

Este circuito básico presenta varios inconvenientes:

1) Si no hay información presente en ninguna entrada, la salida presenta la misma combinación que se obtiene al activar la entrada 0 y el circuito que sigue después del codificador no puede discernir sobre cual de las dos situaciones se trata y no sabe que acción realizar, tomar la combinación que sale o desecharla.

2) No tiene PRIORIDAD, si se activan dos o más entradas simultáneamente, la combinación de la salida no es representativa de ninguna de las entradas activadas. La PRIORIDAD da una de ellas como validas según una condición prefijada.

3) No hay modo de bloquear a este C.I. en caso que sea necesario, por razones de funcionamiento o para realizar expansiones.

4) No esta prevista la interconexión de este circuito con otros similares para formar un conjunto de mayor tamaño (expansiones).

Los C.I. comerciales vienen diseñados para una "función especifica" y con un "tamaño fijo" de trabajo, si necesitamos un circuito de mayor capacidad que. la que posee el integrado, debemos realizar una interconexión de varios de estos C.I. que funcionen coordinadamente y se presenten como un bloque que cumpla con la función pedida y la capacidad requerida. Esta interconexión de varios C.I. del mismo tipo se denomina expansión.

Para resolver estos inconvenientes, los C.I. comerciales adicionan dos señalizadores además de las salidas de combinación y una entrada de habilitación o bloqueo. Ejemplo de ello es el codificador con prioridad, que viene en sus dos versiones activo por bajo en T.T.L. (74148) y activo por alto en su versión C-MOS (CD-4532). Estos C.I. comerciales vienen preparados para realizar interconexiones entre varios C.I., esto permite obtener una mayor capacidad. Se deja como ejercicio la realización de expansiones de codificadores de 16 a 4 y 32 a 5 utilizando este tipo de integrados.



EI	TP	S2 S1 S0	EO	GS
0	X	0 0 0	0	0
1	NO	0 0 0	1	0
1	SI	Combinac	0	1

Figura 1.70.

6.2.- DECODIFICADORES

Un decodificador es un circuito combinacional que posee n entradas para recibir un código (combinación de ceros y unos) y hasta 2n salidas posibles. Cuando colocamos un código en la entrada, es decir una combinación especifica de ceros y unos, se activa una determinada salida, la que corresponde al código colocado en la entrada.



Figura 1.71.

Obviamente el circuito consiste de un miniterm para cada salida, obteniéndose el conjunto de miniíenns que corresponden al número de variables de entradas. Si el circuito debe ser activo por bajo, cada miniterm será implementado con NAND. Es posible dotar al circuito de varias entradas de habilitación para facilitar la realización de las expansiones.

6,2.1.- CIRCUITOS COMERCIALES

Los circuitos comerciales disponen de entradas de habilitación que permiten "bloquear" o "habilitar" al C.I., operación indispensable cuando se deben interconectar varios de estos integrados para realizar expansiones. Algunos de estos decodificadores comerciales, presentan dentro del mismo integrado un "latch" o cerrojo que retiene la combinación de entrada aplicada, permitiendo que los circuitos anteriores que colocan los datos queden liberados de mantener la combinación de entrada sobre el C.I., además pueden presentar salidas excitadas a través de "drivers" o excitadores que permiten una mayor capacidad de corriente
de salida.
En el caso de la familia T.T.L., las salidas de los decodificadores es activa por bajo, pues así trabaja en el estado de menor consumo, en el caso de la familia C-MOS esta consideración no es válida y las salidas son activas por alto.
Los circuitos decodificadores más comunes son los siguientes:

Diagrama de los decodificadores de 3 a 8, de 4 a 16 y DEC a BCD



Figura 1.72.

Los decodificadores BCD de cualquier tipo a decimal pueden realizarse con el decodificador de 4 a 16 eligiendo adecuadamente las salidas que se tomaran para el circuito externo.
Un tipo particular de decodificador es el decodificador "BCD a 7 segmentos", en este caso el decodificador no activa una sola salida sino un conjunto de salidas las necesarias para encender todos los segmentos que conforman un número decimal en su visualizador de 7 segmentos. Además de las entradas para el código BCD y la habilitación, el integrado posee otras entradas adicionales como LT (lamp test = prueba de los segmentos, enciende todos los segmentos para comprobar que todos están funcionando correctamente), RBI y RBO (entrada y salida para el borrado de los dígitos no significativos cuando se han interconeciado varios visualizadores para formar un número de varios dígitos o con parte decimal) y otras.



Figura 1.73.



NRO.	ENTRADAS A B C D	SALIDAS a b c d e f g
0	0 0 0 0	1 1 1 1 1 1 0
1	0 0 0 1	0 1 1 0 0 0 0
2	0 0 1 0	1 1 0 1 1 0 1
3	0 0 1 1	1 1 1 1 0 0 1
4	0 1 0 0	0 1 1 0 0 1 1
5	0 1 0 1	1 0 1 1 0 1 1
6	0 1 1 0	1 0 1 1 1 1 1
7	0 1 1 1	1 1 1 0 0 0 0
8	1 0 0 0	1 1 1 1 1 1 1
9	1 0 0 1	1 1 1 1 0 1 1
10	1 0 1 0	X X X X X X X
11	1 0 1 1	X X X X X X X
12	1 1 0 0	X X X X X X X
13	1 1 0 1	X X X X X X X
14	1 1 1 0	X X X X X X X
15	1 1 1 1	X X X X X X X



Figura 1.74

6.2.2.- EXPANSIONES DE DECODIFICADORES



A	BDCE	SAL.	
0	0000	S0	#1
	1111	S15	
1	0000	S16	#2
	1111	S31	

AB	DCEF	SAL.	
00	0000	S0	#1
	1111	S15	
01	0000	S16	#2
	1111	S31	
10	0000	S32	#3
	1111	S47	
11	0000	S48	#4
	1111	S63	

Figura 1.75.

6.2.3.- EL DECODIFICADOR COMO GENERADOR DE FUNCIONES

Como ya habíamos mencionado, un decodificador es un generador de miniterm (productos canónicos) de las variables de entrada, en consecuencia se lo puede utilizar para realizar las funciones canónicas. Esto se logra simplemente conectando las salidas que correspondan a los miniterms que figuran en la expresión canónica, a una compuerta que sume dichos miniterms.

Ejemplo:

$f = \sum 0,3,5,7,9$



Figura 1.76.

2/06/13

6.3.- MULTIPLEXORES Y DEMULTIPLEXORES

Un multiplexor o multicanalizador es un circuito combinacional que nos permite encaminar una señal de entrada, entre varias entradas posibles, hacia una única salida. Un demultiplexor realiza la operación opuesta, una señal de entrada única puede ser dirigida hacia una salida especifica, entre varias salidas posibles. Los multiplexores y demultiplexores pueden ser analógicos o digitales.



Figura 1.77.

Básicamente un multiplexor es un circuito combinacional que posee 2n entradas de información, n entradas de selección y una salida Cuando se aplica una combinación determinada de valores a las entradas de selección, una entrada especifica accede a la salida.

En un demultiplexor tenemos una entrada de información, n entradas de selección y 2^n posibles salidas. Cuando aplicamos una combinación especifica en las variables de selección, la información de entrada aparece en una salida determinada.

multiplexor 2^n entradas → n señales





Figura 1.78.

DEMULTIPLEXOR

CONTROL		SALIDA			
A	B	D0	D1	D2	D3
0	0	C	0	0	0
0	1	0	C	0	0
1	0	0	0	C	0
1	1	0	0	0	C

MULTIPLEXOR

CONTROL		SALIDA
A	B	Z
0	0	D0
0	1	D1
1	0	D2
1	1	D3

La entrada H nos permite habilitar o bloquear al multiplexor, en el ejemplo anterior, si H=1 no importan en que estado se encuentren A y B , el multiplexor adopta un nivel bajo en su salida ("0"forzado), si H = 0 el multiplexor queda habilitado para funcionar como tal, pudiéndose encaminar cualquier canal de entrada hacia la salida, a través de las variables de selección.

6.3.1.- CIRCUITOS COMERCIALES

Los circuitos integrados comerciales que realizan la función de multiplexor poseen algunas características adicionales, útiles para ciertas aplicaciones,

Multipiexores con entrada de habilitación: la entrada de habilitación permite "habilitar" o "bloquear" al circuito integrado, cuando el multiplexor esta bloqueado, no importa el estado de las entradas de selección y de información. Cuando esta habilitado funciona normalmente.
Es muy sencillo dotar a un MUX de una entrada de habilitación, solo debemos disponer una conexión común desde todas las compuertas que permiten el paso de las distintas informaciones y aplicar allí una señal que bloquee a todas las compuertas.
Multiplexores con salida de tercer estado: también es sencillo dotar a un MUX de una salida de tercer estado, tornando la salida desde un elemento de tercer estado, en cuyo caso, el terminal de habilitación "conectara" la salida del MUX al circuito siguiente o dejara la salida en estado de alta impedancia, quedando la salida "desconectada". El multiplexor con salida de tercer estado es utilizado en los circuitos con buses.



Figura1.79.

6.3.2.-EXPANSIONES

Los multiplexores realizados en circuitos integrados comerciales son de. 2,4, 8 y 16 canales, pero es posible interconectar varios circuitos de este tipo mediante el uso de las entradas de habilitación y obtener así un bloque funcional con un

mayor número de canales que los que poseen los circuitos integrados individuales. Veamos, a modo de ejemplo, como se puede implementar un multiplexor de 8 canales con dos multiplexores de 4 canales:

Podemos aumentar el número de canales interconectando multiplexores.

ENTRADA	SALIDA
I A B	Z
0 0 0	D0
0 0 1	D1
0 1 0	D2
0 1 1	D3
1 0 0	D4
1 0 1	D5
1 1 0	D6
1 1 1	D7



Figura 1.80.

6.3.3.-DEMULTIPLEXORES

La función del DEMULTIPLEXOR. se puede obtener con un decodificador, por esta razón en los manuales se los suele presentar como DECODER/DEMUX. Es posible implementar multiplexores y demultiplexores con elementos de tercer estado, por ejemplo, conectando las salidas de 2n buffers de tercer estado a un punto común y habilitándolos a través de un decodificador podemos formar un MUX y conectando todas las entradas a un punto común, habilitándolos también con un decodificador, podemos formar un DEMUX con 2^n salidas.



Figura 1.81.

6.3.4.-MULTIPLEXORES/DEMULTIPLEXORES ANALOGICOS REALIZADOS CON LLAVES ANALOGICAS BI LATERALES

En este circuito, según donde se coloque la información de entrada y donde se tome la salida, podemos considerarlo como un MUX o como un DEMUX.



MULTIPLEXOR Y DEMULTIPLEXOR CON T.G.

Figura 1.82.

6.3.5.- GENERACION DE FUNCIONES CON MULTIPLEXORES

Además del encaminamiento de las informaciones, otra gran aplicación de los multiplexores es la generación de funciones lógicas. Es posible implementar con un MUX circuitos que cumplan con una tabla de verdad determinada, para ello comenzaremos escribiendo la ecuación general de un circuito multiplexor, luego escribimos la ecuación canónica de la función que se desea implementar y para que estas dos ecuaciones sean iguales debemos ajustar los términos adecuadamente, esto nos fijara los niveles lógicos que deben colocarse en las entradas de información del multiplexor.
Veamos un ejemplo, la ecuación general para un MUX puede escribirse de la siguiente forma:

$$Z = DO.\ A.B + D1.A.B + D2.\ A.B + D3.A.B$$

$$Z = DO.m0 <- Dl.ml + D2.m2 + D3.m3$$

Ejemplo:

Supongamos la siguiente función:

f=□ 0,1,2

Comparémosla con la ecuación del multiplexor e igualemos:

Para $Z = f$ -» $D0=1$; $DI = 1$; $D2 = 1$; $D3 = 0$

El multiplexor puede generar una función con n+1 variables (n = número de variables de control).
El desarrollo circuital es:



Figura 1.83.

Ejemplo:

$f = \Sigma 0,1,3,6$

$f = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$

$m0 \quad m1 \quad m3 \quad m2$

$f = D0.\bar{B}\bar{C} + D1.B\bar{C} + D3.BC + D2.B\bar{C}$

para $f = Z$:

$D0 = \bar{A}, \quad D1 = \bar{A}, \quad D3 = \bar{A}, \quad D2 = A$

Otra forma:



A \ BC	00	01	11	10
0	1	1	0	1
1	0	0	1	0







Figura 1.84.

f = Σ 0, 1, 2, 8, 10, 11

Otro ejemplo:



Figura 1.85.

BIBLIOGRAFÍA

Sistemas Electrónicos Digitaies, E. Mandado
Circuitos Digitales y Microprocesadores, Herbert Taub
Diseño de Lógica Digital, B. Holdsworth
Técnicas Digitales con C.I., M, C. Ginzburg

CAPÍTULO II

Tecnología de los Dispositivos Digitales

1-INTRODUCCIÓN

En este capítulo haremos un estudio de las distintas tecnologías empleadas en la construcción de los dispositivos digitales. Veremos, a modo de introducción, los conceptos básicos sobre transistores BIPOLARES y UNIPOLARES, lo que nos permitirá ahondar luego en los detalles constructivos de cada una de las familias lógicas. Finalmente describiremos algunos dispositivos visualizadores, tales como los DISPLAY de LED y de CRISTAL LÍQUIDO.

1.1.- EL TRANSISTOR BIPOLAR



Figura 2.1.

Tensiones y corrientes:



$Ie = Ib + Ic$
$Vce = Vcb + Vbe$
$Ic = \beta \, . \, Ib$
Rc: Resistencia limitadora de Ic
Rb: Resistencia de polarización de la base

Figura 2.2.

Digitales Característica Ic - Vce:



Figura 2.3.

Ganancia de corriente en C. C. (hFE):



Figura 2.4.

1.1.1.- EL TRANSISTOR COMO INTERRUPTOR



1.- Llave cerrada → Tx saturado → Vo ≅ 0
2.- Llave abierta → Tx cortado → Vo ≅ Vcc

Figura 2.5.

Tecnología de los Dispositivos Digitales

En este modo de operación existen dos regiones perfectamente diferenciadas las que se pueden observar en la figura que sigue. Ellas son: CORTE Y SATURACIÓN.



Figura 2,6.

El transistor cortado: Un Tx esta cortado si Ie = 0. Por lo tanto en el circuito de la Figura 2.7.:



Figura 2.7.

En este análisis hemos despreciado la corriente inversa de saturación colector base (ICBO).

Tecnología de los Dispositivos Digitales

El transistor saturado: Se dice que un transistor esta saturado cuando:

a)- $Ib > \frac{Ic}{hFE} = \frac{Ic}{\beta}$

b)- Si la juntura COLECTOR - BASE se polariza en forma directa.

Figura 2.8.

Las ecuaciones de gobierno para el circuito son las siguientes:



Vce = Vce sat (ver manual)

Ic = Ic sat

Ib = Ib sat

$$\text{Ic sat} = \frac{(Vcc - Vce\ sat)}{Rc}$$

$$\text{Ib sat} = \frac{Ic\ sat}{\beta min}$$

$$Rb = \frac{(Vcc - Vbe\ sat)}{Ib\ sat}$$

Figura 2.9.

1.1 2- VARIACIÓN DE LOS PARÁMETROS DE SATURACIÓN CON LA TEMPERATURA

La Vce_{sat} para bajas corrientes de colector (Ic), tiene poca variación con la temperatura, debido a que ambas junturas están directamente polarizadas, por lo tanto sus efectos se cancelan.

$$\Delta Vcb + \Delta Vbe = 0$$

Figura 2.10.

Pero para corrientes elevadas entran a jugar las resistencias de emisor y colector, propios del material, y sus efectos se suman.



Figura 2.11

1.1.3.- VARIACIÓN DEhFE CON LA TEMPERATURA



Figura 2.12.

1.1.4.- CARACTERÍSTICA ENTRADA = SALIDA

La característica de entrada-salida se puede observar en el gráfico siguiente, conjuntamente con los tiempos.



Figura 2.13.

td: Tiempo de retardo.
ts: Tiempo de almacenamiento
tf: Tiempo de caída (fall time)
tr: Tiempo de crecimiento: (rise time)
td: Depende del tiempo requerido para cargar las capacidades de la unión para que
el Tx pase de la zona de corte a la activa, mas el tiempo necesario para que los portadores lleguen a la unión de colector.
tr: Tiempo requerido para que la corriente de colector se eleve del 10% al 90%.
ts: Este tiempo depende de la carga de exceso de base. Cuanto mayor es la saturación mayor será la carga en exceso.
tf: Tiempo requerido para que la corriente de colector disminuya del 90 % al 10%

En la sobresaturación, la juntura Base - Colector de un transistor de silicio puede alcanzar una polarización directa de 0,5V. Este valor disminuirá si se coloca en paralelo con dicha juntura un diodo cuya tensión umbral de conducción sea menor que 0,5V.

Un diodo que cumple con esa característica es el diodo de BARRERA SCHOTTKY (VD = 0,2 V). De esta forma, se disminuye notablemente el tiempo de almacenamiento, ya que no permitiremos la sobresaturación del transistor.

Tecnología de los Dispositivos Digitales



Figura 2.14.

1.1.5.- POTENCIA ESTÁTICA DISIPADA



Figura 2.15.

En saturación:

$$Psat = Vce\ sat * Ic\ sat$$

En corte:

$$Pcor = Vcc * ICBO$$

Estos valores están representados en la figura anterior.

1.1.6.- POTENCIA DINÁMICA DISIPADA

La potencia disipada PM esta dada en función de la potencia del Tx al corte(Pcorte) y la potencia del Tx en saturación (Psat).

$$PM = \frac{(Pcorte * TI + Psat * T2)}{AT}$$

Tecnología de los Dispositivos Digitales

Los picos de potencia pueden superar la máxima potencia de disipación de un transistor con tal que la potencia media disipada no supere esta última,



Figura 2.16.

1.1.7.- EL TRANSISTOR MULTIEMISOR



Figura 2.17.

Funcionamiento:

Su funcionamiento es similar a dos transistores conectados de la siguinte forma:

Tecnología de los Dispositivos Digitales



Figura 2.18.

La juntura BE de QA esta polarizada en forma directa y por lo tanto QA conduce, en cambio la juntura BE de QB esta polarizada en forma inversa, por lo que QB esta cortado.

2-FAMILIA TTL

2.1.-DEFINICIONES



Figura 2.19.

Familia lógica ideal: .

- Potencia disipada = 0

- Retardos = 0

- Inmunidad al ruido = 50%

Ruido: En la transmisión de señales binarias se considera ruido cualquier tensión que se sume desfavorablemente a la tensión de salida de un circuito lógico (sin importar su origen) y que puede causar errores en el funcionamiento lógico.

Figura 2.20.
Función de transferencia en la Familia Lógica Ideal. 114

Tecnología de los Dispositivos Digitales



Figura 2.21.

Familias lógicas:

.- **TTL** (transistor Transistor Logic)

.- **ECL (Emited Coupled** Logic)

.- **CMOS (Complementary MOS)**

Familia TTL:

.-STANDARD	Serie74xx y 54xx
.-SCHOTTKY	Serie 74Sxx y 54Sxx
.-LOW SCHOTTKY	Serie 74LSxx y 54LSxx

2,2,-COMPUERTA TTL

Analizaremos el funcionamiento del Tx en la siguiente conexión:



Figura 2.22.

Tecnologia de los Dispositivos Digitales

Como se puede apreciar, la señal de entrada se aplica en el emisor y según sea la misma un 0 o un 1, el Tx se comporta como en funcionamiento normal o inverso respectivamente. Debemos considerar que en funcionamiento normal le corresponde al Tx un factor de amplificación normal (ßN) y en funcionamiento inverso un factor de amplificación inverso (ßI), el cual es sensiblemente menor al normal.

Analizaremos el siguiente circuito:

Corte de 02:



Figura 2.23.

Las cargas almacenadas en la base de Q2 son eliminadas por la acción de Q4. Cuando mayor es la corriente inversa IB2 mas rápidamente se desatura Q2. Una vez que Q2 no conduce mas, el transistor Q4 queda con el colector flotando e Iin(O)=-Ir.

Activación de 02: Una entrada de tensión > VBE lleva al transistor Q4 a una condición de conexión inversa y activa Q2. Es importante disminuir el ßI de Q4 ya que en régimen permanente V(l), la salida de la compuerta previa debe proveer la corriente Iin(l) proporcional al ßI de Q4.

Tecnología de los Dispositivos Digitales



Figura 2.24.

Circuito de entrada de una compuerta TTL: El seguidor emisivo Q2 aumenta la tensión umbral llevándola aproximadamente a 1,4V = 2 Vbe, (la tensión de umbral es la tensión mínima requerida en una entrada cualquiera para hacer conducir Q2 y Ql). Las cargas acumuladas en Ql se descargan conjuntamente con Q2 a través de Q4 como ya se vio.



Figura 2.25.

Salida "TOTEM - POLE" de la compuerta TTL: Se utiliza Q2 como inversor de fase para alimentar un seguidor emisivo Q3. Se reduce así la impedancia de salida para ambos estados lógicos (50 - 75 O). Esto se traduce en una simplificación importante de los problemas asociados a la Iin(l) y por lo tanto al ßI □ 0.

Tecnología de los Dispositivos Digitales



$$Vo(1) = Vcc - \left(\frac{Il}{\beta o}\right)R2 - Vbe - VD$$

$$Vo(0) = Vce_{sat} \text{ (de Q1)}$$

$$Zo(1) = \frac{R2}{\beta} + rbe + rd = \frac{R2}{\beta} + 2rd$$

$$Zo(0) = Rsat \text{ (de Q1)}$$

Figura 2.26.

El beneficio del TOTEM - POLE se nota particularmente en el pasaje de 0 a 1 lógico a la salida con carga capacitiva.



Figura 2.27.

La salida de carga necesaria es provista rápidamente en el TTL gracias a Q3 y D. Además al mantener baja la impedancia de salida en todo momento, se aseguran muy bajas tensiones de ruido inducidas en las lineas de interconexión.

Tecnología de los Dispositivos Digitales

Compuerta TTL final: Estudiaremos la función de transferencia en la cual a medida que Vin aumenta se produce la siguiente secuencia:



Figura 2.28.

1.- Al llegar Vin a una tensión de aproximadamente 0,7V el transistor Q2 empieza a conducir y la salida Vo disminuye debido a la caída en R2. La ganancia en la región es de:

$$G=\frac{R2}{R4}$$

(Usualmente 1,5 veces)

2.- Alalcanzar Vin una tensión aproximada a 1,4V, Ql empieza a conducir y la ganancia de Q2 aumenta rápidamente debido a la baja impedancia de entrada de Ql.

3.- Un pequeño aumento adicional de Vin provocara la saturación de Ql. El diodo D permite que se alcance esta saturación sin saturar a Q2 y por lo tanto con plena ganancia de Q2.

4.- Un aumento ulterior de In provoca una reducción del potencial de colector de Q2 y el corte de Q3 y del diodo D.

Tecnología de los Dispositivos Digitales

Al final de la región de transición Q2 y Ql quedan saturados y Q3 y D sin conducir. El diodo D asegura que Q3 y Ql no conduzcan simultáneamente en el estado 0.

Sin embargo tal situación ocurre en una estrecha región de la transición provocando una cresta en la corriente de alimentación Icc. El consumo de corriente es mayor en el estado 0 (generalmente 2 veces) que en el estado 1 debido al consumo adicional de Q2.

Especificaciones corriente de entrada:



Figura 2.29.

2.3.- CIRCUITO TTL CON CARGA



Figura 2.30.

A medida que aumenta el número de cargas "N" se observa que disminuye VOH (salida de "1" lógico) y aumenta VOL (salida de "0" lógico).

FAN-OUT (Factor de carga de entrada): Es el numero de cargas unitarias que representa cada entrada, calculando en base al nivel de corriente de entrada. No debe superarse los valores máximos de FAN - OUT dados por el fabricante para no degradar los niveles lógicos máximos y mínimos.
Especificaciones de corriente máxima de salida:



Figura 2.31.

2.4.- MÁRGENES DE RUIDO

Se especifica el margen de ruido a máxima carga. El margen de ruido es la tolerancia en la tensión de entrada mas allá de la cual no se aseguran los niveles lógicos, y por consiguiente una señal de ruido que supere ese margen puede causar efectos indeseables a la salida.



Figura 2.32.

2.5.- TIEMPOS DE CONMUTACIÓN



Figura 2.33.

En la gráfica que sigue observamos que la potencia aumenta con la frecuencia:



Figura 2.34.

La respuesta del porque la apreciamos en los siguientes gráficos, en donde vemos que a muy baja frecuencia los aportes de los picos de potencia a la potencia media son insignificantes, pero a medida que aumenta la frecuencia disminuye el período entre picos y como estos tienen siempre la misma área, se ve que su contribución es importante.



Figura 2.35.

2.6.- VALORES TÍPICOS EN LA FAMILIA TTL

	IiH µA	IiL mA	VoH V	VoL V	N	tpd ηs	Pd m W	ZoH Ω	ZoL Ω	NMH V	NML V
STANDARD 74xx	40	-1.6	3.4 2.4	0.2 0.4	10	9	10	70	10	0.4	0.4
SCHOTTKY 74Sxx	50	-2.0	3.4 2.4	0.2 0.4	10	3	19	50	8	0.7	0.3
LOW SCHOTTKY 74LSxx	20	-0.4	3.4 2.4	0.2 0.4	20	9.5	2	50	30	0.7	0.3

La serie 74 es de rango comercial y trabaja entre 0 y 70 C. La 54 es rango militar y trabaja entre-55 °C y 125 °C.

2.7,- FAN-OUT ENTRE LAS SERIES

	NÚMERO DE CARGAS		
DISPOSITIVO	74LSxx	74xx	74Sxx
74LSxx	20	5	4
74LS- BUFFER	60	15	12
74xx	40	10	8
74 - BUFFER	60	30	24
74Sxx	50	12	10
74S - BUFFER	150	37	30

2.8.- OPEN COLECTOR (Colector Abierto)

Permite la conexión en paralelo, de tal modo que se puede obtener el producto lógico de ambos (requiere la conexión de un resistor entre la salida y Vcc) (PULL -UP RESISTOR).

Ejemplo:



Figura 2.36.

Esta estructura de colector abierto presenta el problema de una alta impedancia de salida, por lo tanto es menos inmune al ruido, y es de baja velocidad (esta relacionado con la capacidad asociada que debe manejar).

2.9 - LÓGICA DE TRES ESTADOS

Es un circuito que permite la conexión en paralelo de dos o mas salidas lógicas realizando el producto lógico de las mismas sin las limitaciones del OPEN COLECTOR.

Posee tres (3) estados:
1.- 0 lógico de baja impedancia
2.- 1 lógico de baja impedancia
} SALIDA TOTTEM POLE
3.- Salida de alta impedancia



Figura 2.37.

La lógica de tres estados se presenta en todas las tecnologías.

Aplicaciones:
Conexión paralelo:



Figura 2.38.

Linea bidireccional:

CONTROL	DATO
E	D
0	→
1	←



Figura 2.39.



Tecnología de los Dispositivos Digitales

3-EL TRANSISTOR UNIPOLAR



Figura 2.40



Figura 2.41.

El principio de funcionamiento del TRANSISTOR EFECTO DE CAMPO se basa en el control de la resistencia que presenta un material semiconductor al paso de la corriente por medio de un campo eléctrico. El transistor efecto de campo con electrodo de control aislado (gate aislado del canal por una capa de oxido de silicio) se denomina MOSFET o simplemente MOS.
En el gráfico observamos la variación de la corriente de drenador en función de la tensión de control.

3.1.- REGIONES DE OPERACIÓN DE UN N-MOS

Región de CORTE:

Vgs < 0

Cuando Vgs = VTH (tensión umbral) comienza a conducir y se establece una corriente Ids. La resistencia del canal para esta condición es:

rds(off) = 10^{10} Ω

Tecnología de los Dispositivos Digitales



Figura 2.42.

Region de SATURACION

Vgs>0

Es la región comprendida a la izquierda de la parábola. Allí la corriente Ids es proporcional a VDS, comportándose el canal como un simple resistor de conductancia:

$$G = \frac{Ids}{Vas}$$

La resistencia del canal para esta condición es:

rds(on)= 10^3 Ω

En esta región al variar Vgs, el dispositivo no presenta variación de corriente Ids. Operando de este modo un MOS con una resistencia de carga R en el terminal D, tal que:

rds(on) < R < **rds(off)**

se comporta como un inversor lógico. El MOS presenta una altísima impedancia de entrada del orden de 10 O
Respecto del transistor bipolar, el MOS ocupa menor superficie (20%) con lo que se consigue mayor densidad de integración (aprox. 5 veces mas). La potencia disipada es bajísima. Si bien en un principio el tiempo de retardo (tpd) era considerablemente mayor que el de los Tx bipolares, en la actualidad ese problema esta ampliamente superado.

4-FAMILIA CMOS

4.1.- CARACTERÍSTICAS PRINCIPALES

.- Baja disipación de potencia (6 nW)

.- Alta inmunidad al ruido (0,3 Vdd)

.- Alimentación 3 V > Vdd > 18 V

.-Elevado FANOUT

.- Tensión de salida:

- VOH = Vdd
- VOL = OV

4.2.- EL INVERSOR CMOS



Figura 2.43.

Comportamiento del inversor con Vi:

En la siguiente tabla se muestra un inversor CMOS y su equivalencia

Vi	CIRCUITO	EQUIVALENCIA	Vo
Vdd	Vdd, Vi, $10^{10}\ \Omega$, $10^{3}\ \Omega$	Vdd, Vo, $10^{3}\ \Omega$	0
0	Vdd, Vi, $10^{3}\ \Omega$, $10^{10}\ \Omega$	Vdd, $10^{3}\ \Omega$, Vo	Vdd

.-Impedancia de entrada: ZiH = ZiL = $10^{12}\Omega$, Ci = 5 pF

.- Impedancia de salida : ZoH = ZoL = $10^{3}\Omega$

.- Corriente de entrada : IiH = IiL = 0

.- Corriente de salida : Io

Figura 2.44.

Vdd	Io	Vo
5 V	IoH = -1 mA	VoH = 4.6 V
10 V	IoH = - 2.6 mA	VoH = 9.5 V
15 V	IoH = - 6.8 mA	VoH = 13.5 V
5 V	IoL = 1 mA	VoL = 0.4 V
10 V	IoL = 2.6 mA	VoL = 0.5 V
15 V	IoL = 6.8 mA	VoL = 1.5 V



Figura 2.45.

La máxima corriente de salida dependerá de no sobrecargar la máxima potencia de disipación de la pastilla

Io(max)*Vo	00mW



4. 3 . CARACTERÍSTICA DE TRANSFERENCIA



Figura 2.46.

4.4.- TENSIONES DE ENTRADA

$$Vi(max) = Vdd + 0.5V$$

$$Vi(min) = Vdd - 0.5V$$

Si se supera esos valores conducen los diodos de entrada, con lo que se carga el circuito excitador.



Figura 2.47.



N: Elevado (estático)
N: Limitado por la máxima frecuencia de operación pues cada salida agrega 5 pF.

Cada salida suma un retardo aproximadamente de 3 ns para Vdd = 5 V

Figura 2.48.



Figura 2.49.



Figura 2.50.

Teniendo en cuenta la dispersión de la curva de transferencia debido al proceso de fabricación adoptamos:



Figura 2.51.

Tiempo de conmutación: tpd = 60 ns

4.7.- CONSUMO

.- Estático: aproximadamente 10 nW

.- Dinámico: El mayor consumo se produce en la transición de 0 a 1 y de 1 a 0 y presenta dos aspectos como se explica a continuación:

I.- Operación en la zona activa de los Tx de salida



Figura 2.52.

2.- Disipación debido a la energía para cargar y descargar ei capacitor de salida. A mayor capacidad mayor consumo.



Figura 2.53.

4.8.- INTERFACE ENTRE FAMILIAS LÓGICAS

Para analizar las distintas interfaces, TTL - CMOS o CMOS - TTL, es importante analizar los niveles lógicos de ambas familias como se muestra en la fig. 2.54



Figura 2.54.

Tecnología de los Dispositivos Digitales

Cuando se conectan entre si dos familias distintas de circuitos integrados digitales, debemos tener cuidado con la excursión de la seña!, capacidad de excitación, entrada de corriente de continua, inmunidad al ruido y velocidad cic cada tipo.

4.8.1.-INTERFACE TTL-CMOS



Con los niveles de corriente no habría problema, pero el nivel de "salida alto" si tiene problemas si la tensión de salida del TTL es menor que 3.5 V, es por eso que para comparibilizar los niveles lógicos debemos conectar un resistor a la salida del TTL tal como se muestra en la figura 2.55. A este resistor se lo llama PÚLL-UP RESISTOR.



$$Rx(max) = \frac{Vcc - ViH}{Icex - (M)IiH}$$

IiH = IiL = 10 pA (CMOS)

IoL: Máxima corriente permisible en estado bajo (TTL).

Icex: Pérdida en estado alto (TTL).

M: Número de CMOS.

$$Rx(min) = \frac{Vdd - VoL(max)}{IoL - (M)IiL}$$

Figura 2.55.

Tecnología de los Dispositivos Digitales

Ejemplo:

Supongamos excitar una compuerta CMOS con un TTL:

Vcc = 5 V ± 0.5 V
Vdd = 5 V
IoL=16mA(TTL)
IiL = IiH = 10pA(CMOS)
Icex = 10μA (TTL)

Con estos valores:

Rx(min) = 330?
Rx(max) = 15K?

Cuanto mas pequeña es Rx menor el tiempo de retardo pero mayor es el consumo, adoptamos 1K5.

4.8.2.- INTERFACE CMOS - TTL

Para conectar este tipo de interfase, veamos los niveles de tensión de salida - entrada.



Como observamos, los niveles de tensión están bien pero los consumos de corriente deben cuidarse.
Tecnología de los Dispositivos Digitales

No todos los CMOS poseen idéntica capacidad de absorción de corriente (sink current). Esto lo podemos observar en la tabla siguiente:

	SINK CURRENT (mA)	
C.I.	VoL = 0.4 V	VoL = 0.8 V
CD4000	0.3	0.6
CD4001	0.3	0.6
CD4007	0.3	0.6
CD4009	3.0	6.0
CD4011	0.1	0.2

Un CMOS tiene capacidad para excitar en estado alto (SOURCE CURRENT) a un TTL (40 uA), pero en estado bajo (SINK CURRENT) debemos tomar precauciones tal como se indica en la tabla. Si queremos excitar a un TTL con un CD 4001 podríamos conectar por lo menos 3 de ellos en paralelo y así poder obtener 1.8 mA a 0.8V.



Figura 2.56.

Lo correcto, para lograr mayor capacidad de corriente, es utilizar los circuitos específicos, como ser los BUFFERS (4007,4009,4010, etc.). Con respecto a la serie de baja potencia 74L y 74LS, cualquier dispositivo CMOS puede excitar a estas familias.

4.9. CMOS DE ALTA VELOCIDAD

Familia CHMOS series 74HCxx / 54HCxx y 74HC4xxx
La serie 74HCxx es compatible pin a pin con la 74LSxx(flia. TTL) y la 74HC4xxx con la CMOS 4xxx.
Al igual que la familia CMOS standard poseen la característica de bajo consumo,

alta inmunidad al ruido, pero son DIEZ VECES MAS VELOCES, similares en velocidad a la serie 74LS.
Tecnología de los Dispositivos Digitales

4.1,0.- COMPARACIÓN DE LAS FAMILIAS LÓGICAS

	ViL Vcc = 5 V	ViH Vcc = 5 V	IoL Vcc = 5 V	IoH Vcc = 5 V	RANGO DE ALIMENTACIÓN
MM74HC	1.0 V	3.5 V	4 mA Vout = 0.4 V	- 4 mA Vout = 4.2 V	3.0 V A 6.0 V
MM74C	1.5 V	3.5 V	360 μA Vout = 0.4 V	-360 μA Vout = 4.6 V	3.0 V A 15.0 V
CD4000	1.5 V	3.5 V	440 μA Vout = 0.4 V	-440 μA Vout = 4.6 V	3.0 V A 15.0V
DM74LS	0.8 V	2.0 V	4 mA Vout = 0.4 V	-400 μA Vout = 2.7 V	4.75 V A 5.25 V

NOTA: Estas corrientes de salida ocurren con Vout = 0.4 V ó Vout = 4.2 V y con Vcc = 5.0 V ±10%

Figura 2.57.

4.11.- ALIMENTACIÓN DE APOYO PARA SISTEMAS CMOS "BATTERY STANDBY SYSTEM"

Posee la ventaja de que el circuito(o sistema) permanece funcionando aun cuando el suministro de energía se corte o se produzca un cortocircuito en el mismo.



Vb = V min + 0.7 V (Vd = 0.7 V)
Vmax > Vdc > Vmin + 1.4 V
Vmin: Valor mínimo de alimentación requerido por el sistema.

Figura 2.58.

5- FAMILIA ECL

La familia lógica ECL (Emitter Coupled Logic - Lógica Acoplada por Emisor) emplea transistores bipolares y es extraordinariamente rápida(aproximadamente 1 ns). La alta velocidad se logra evitando la saturación de los transistores. Por otra parte se usan transistores de área mínima para obtener bajas constantes de tiempo RC.

Tensión de alimentación:

Vec - Vcc = 5.2 V
normalmente Vcc = 0 V

Tensiones de entrada y salida son aprox, iguales:

ViH = VoH = - 0.9 V
ViL = VoL = -1.75V

Corriente de salida máxima:

Io = -50mA

Picos de corriente (SPIK): A diferencia de las otras familias aquí no se presentan picos de corriente en la alimentación debido al uso de amplificadores diferenciales que permite que la corriente de alimentación se mantenga prácticamente CONSTANTE.

Impedancia:

Zi = 3 ?
Zo = 7 ?

Margen de ruido:

NMH = VoH - ViH = 145 mV
NML = ViL-VoL=175mV

Este pequeño margen de ruido implica una gran desventaja ya que estos circuitos deben estar convenientemente BLINDADOS.

Disipación:

Pd = 25 mW por compuerta

La disipación viene dada por Iee (Vee - Vcc) y es basicamente independiente de la frecuencia de conmutación.

Función transferencia:





(a) Curva de transferencia de tensión
(b)Circuito de prueba y diagrama de tiempos de propagación

Figura 2.59.

6- DISPOSITIVOS VISUALIZADORES

6.1.-DISPLAY TIPO LED

6.1.1.- LED (Light Emitter Diode)

Un led es un diodo que emite luz cuando se polariza en forma DIRECTA. En el espectro visible hay rojos, verdes, amarillos, etc. Existen tambien los infrarrojos (IR).



Figura 2.60.

La brillantes luminica se llama INTENSIDAD LUMINOSA y se mide en CANDELA (Cd). Un LED tipico con If = 10mA puede tener una intensidad luminosa de 1 mCd(milicandela).A medida que aumenta la corriente If, aumenta la intensidad lumínica tal como se observa en la siguiente figura.



Figura 2.61.

La intensidad lumínica disminuye con el ángulo de observación.



IR = Intensidad Relativa

G° = Desplazamiento Angular a partir de la normal

λ = Longitud de onda

ER = Emisión relativa

Figura 2.62.

6.1.2. – EXCITACIÓN DEL LED CON TRANSISTORES



Figura 2.63.

6.1.3.- EXCITACIÓN LES CON CIRCUITO INTEGRADO



Figura 2.64.

6.1,4,- DISPLAY DE 7 SEGMENTOS

DECIMAL	ENTRADAS D C B A	a	b	c	d	e	f	g
0	L L L L	L	L	L	L	L	L	H
1	L L L H	H	H	H	H	L	L	H
2	L L H L	L	L	H	L	L	H	L
3	L L H H	L	L	L	L	H	H	L
4	L H L L	H	L	L	H	H	L	L
5	L H L H	L	H	L	L	H	L	L
6	L H H L	H	H	L	L	L	L	L
7	L H H H	L	L	L	H	H	H	H
8	H L L L	L	L	L	L	L	L	L
9	H L L H	L	L	L	H	H	L	L



Tabla de Verdad del decodificador y distribución de segmentos

Figura 2.65.



Diagrama de bloques del indicador de siete segmentos con un decodificador driver

Figura 2.66.

6.1.5,- DISPLAY MULTIPLEXADO

El ojo humano detecta el pico y la luz promedio de salida de un LED. Si los LEDs están iluminados durante un período corto de tiempo por pulsos de corriente elevada, entonces ei indicador tiene la misma apariencia que se produciría por el método continuo, el cual utiliza corrientes continuas mas bajas.



Figura 2.67.



Figura 2.68.

6.1.6.- DISPLAY DE MATRIZ DE PUNTOS

Son displays alfanuméricos, es decir, no solamente muestran los números, sino además las letras del alfabeto y algunos caracteres especiales. Como toda MATRIZ posee filas y columnas. Según como se direcciona serán excitados los diodos, dando como resultado un carácter especifico. El display que se muestra a continuación esta formado por una matriz de 4*7, lo cual no es muy legible. Por lo general se utilizan matrices de 5*7.



*Distribución de un arreglo LED de 4 * 7 direccionable X - Y y representación de algunos caracteres.*

Figura 2.69.

6.1.7.- DISPLAY DE CRISTAL LIQUIDO (LCD)

Para comprender que son los cristales liquidos, debemos señalar, en primer lugar, que toda materia experimenta variaciones en su manera de ser a causa de la temperatura y la presión, que influyen en la mayor o menor cohesión entre sus moléculas.

De este modo, pasa sucesivamente, por tres estados: SÓLIDO, LÍQUIDO y GASEOSO. Solo en el estado sólido se puede hallar una alineación regular de las moléculas de una sustancia. La única excepción la constituyen un pequeño número de sustancias, en las que la alineación regular se mantiene parcialmente en el estado líquido. Estas sustancias se conocen como CRISTALES LÍQUIDOS. En estos cristales líquidos se puede alterar la alineación de las moléculas mediante una corriente eléctrica. Si colocamos este cristal líquido entre dos

laminas de vidrio que sirvan como soporte y una placa reflectora tenemos el principio de los display de cristal líquido.
Tecnología de los Dispositivos Digitales



Figura 2.70.

El proceso es el siguiente:

Para la visualización se requiere que la luz pase a través del primer filtro y que, de este modo, se polarice VERTICALMENTE. Luego se desvía 90 grados, y a causa de este hecho queda concentrada en el filtro posterior. De esta manera, el área del cristal líquido a la cual se ha aplicado un voltaje aparece como un área oscura. Los electrodos están impresos en tinta TRASLÚCIDA, INCOLORA, sobre la superficie del vidrio, son prácticamente invisibles. El tiempo de respuesta de un LCD de gran calidad a la temperatura normal (20 grados) es de 70 ms para la subida de neutro a negro y 80 ms para la bajada de negro a neutro. Esto hace un total de 150 ms. El consumo es de aproximadamente 10 JJW por centímetro cuadrado de visualización.

Tecnología de los Dispositivos Digitales

Detalle de excitación de un LCD:



Figura 2.71.

Circuito de excitación de un display de 7 segmentos:



Decodificadores de LCD de la familia CMOS: 4054, 4055, 4056 y 4543.

Figura 2.72.

BIBLIOGRAFÍA

COS - MOS, RCA Application Notes
HS - C2MOS, Toshiba America Inc.
Técnicas Digitales con C.I., M. C. Ginzburg
High Speed CMOS, National Semiconductor
Sistemas Electrónicos Digitales, E. Mandado
Electrónica Digital Básico *J.* A. Dempsey

CAPÍTULO III

Flip Flop - Contadores -Registros

Flip Flop - Contadores - Registros

1- MEMORIAS DE UN BIT

1.1.- DESARROLLO CON COMPUERTAS OR

Sabemos que un circuito lógico combinacional es aquel en el cual su salida depende del estado actual de sus entradas. En cambio en un circuito secuencial, su salida no solo depende del estado actual de sus entradas, sino además de cómo han ido evolucionando esas entradas en el tiempo. Son circuitos lógicos realimentados. Vamos a comenzar el análisis con una simple compuerta OR realimentada, tal como se observa en la Fig. 3.1



Figura 3.1.

En el diagrama temporal vemos el comportamiento de este circuito. Antes del instante t = to, tanto en la entrada S como en la salida Q hay un "0". En el instante t = to aplicamos en la entrada de S un "1", con lo que después de un tiempo de retardo -tpd- la salida Q se vuelve "1". Si luego la entrada "S" va a "0", la salida Q permanece en "1", ya que Q además de ser salida es también entrada de la compuerta OR.
El comportamiento de este circuito puede ser expresado por la tabla de verdad.

Estado Presente		Estado Futuro
Entrada		Salida
Q_t	S_t	Q'_{t+1}
0	0	0
0	1	1
1	0	1
1	1	1

En esta tabla vemos dos columnas, una de estado presente, la cual involucra a las entradas en el instante "t" y otra de estado futuro para la salida en el instante "t + 1".

Observando la salida "Q" de este circuito podemos determinar si en algún momento se activó o no la entrada "S" ya que el mismo retiene o mernoriza ese hecho o evento. Este circuito representa una memoria elemental de un BIT, pero tiene la limitación de quedar autoexitado. Una manera de desactivarlo es a través del circuito de la Fig, 3.2

1.2.- CIRCUITO DE MEMORIA CON BORRADO-BIESTABLE SR CON NOR



Figura 3.2.

Para simplificar el análisis, suponemos que los tiempos de retardo son cero (tpd=O).
En el diagrama temporal de la Fig. 3.3 apreciamos el comportamiento del circuito. Antes de to, S = 0, R = 0, Q = 0, por lo que el circuito esta en las siguientes condiciones



Figura 3.3.

En el instante t = to, S = 1 (S viene de Set -poner-). Cada vez que se activa una entrada "S" la salida del circuito va a uno, Q = 1, con lo que el circuito queda según la Fig. 3.4



Figura 3.4.

Si luego al cabo de cierto tiempo, S va a cero (S = 0), como la otfa entrada de la compuerta OR esta a uno, la salida de la misma no cambia, con lo que ambas entradas de la compuerta AND son 1 y por lo tanto su salida Q es uno (Q = 1). Observe la Fig. 3.5.



Figura 3.5.

En estas condiciones activemos luego la entrada R (R: Reset, cuando se activa una entrada de Reset, la salida del circuito va 0, Q = 0), observemos el circuito de la Fig. 3.6.



Figura 3.6.

Observe que ambas entradas de la compuerta OR son cero, por lo que su salida es también cero, bloqueando así a la compuerta AND, por lo que cualquier cambio

en la entrada R no tiene efecto sobre la salida Q. De este modo, cuando R va a cero, la salida Q permanece en cero (Q = 0).

Este circuito se lo conoce como CERROJO (en ingles LATCH) o BIESTABLE ya que tiene dos estados estables.

Modifiquemos el esquema del circuito de la Fig, 3,6, adicionando dos inversores a la salida de la compuerta OR, lo cual no modificara el funcionamiento del circuito excepto en lo que se refiere a los tiempos de propagación.



Figura 3.7.

La compuerta OR con el inversor I2 forma una compuerta NOR y los inversores Ii, I_3 con la compuerta AND conforman otra compuerta NOR con lo que nos queda el circuito de la Fig. 3.8a. En la Fig. 3.8b la forma clásica de dibujar un circuito LATCH con compuerta NOR.



Figura 3.8a.



Figura 3.8b.

Este circuito responde a la siguiente ecuación:

$$Q_{(t+1)} = \overline{[\overline{(Q+S)}+R]}_t$$

la tabla de verdad se muestra a continuacion

Estado Presente		Estado Futuro	
R	S	Q_{t+1}	Comentario
0	0	Q_t	Futuro = Presente – Sin cambios
0	1	1	Futuro = 1, para cualquier presente
1	0	0	Futuro = 0, para cualquier presente
1	1	⊗	No permitido, ya que $Q = \overline{Q} = 0$

Otro circuito BIESTABLE cuya activación se produce con cero, es el implementado a partir de una compuerta AND y cuyo análisis es similar al dado en 1.2.



Figura 3.9.

Como se observa en el diagrama temporal de la Fig. 3.9 este circuito se activa por cero, es por ello que la entrada aparece negada (R), y como ello provoca que la salida Q vaya a cero (Q = 0), esa entrada la llamamos Reset (R). Este al igual que el circuito de la Fig. 3.1 queda autoexitado, pero con salida igual a cero (Q = 0). Una manera de superar este inconveniente es mediante el circuito de la Fig. 3.10

1.3.- BIESTABLE SR CON NAND



Figura 3.10.

El análisis de este circuito es similar al efectuado para el circuito de la Fig 3 2 con la diferencia. de que aquí las entradas activan por nivel bajo (cero) Observe que cuando se activa R la salida va a uno (Q = 1), ya que se activo el Set Cuando se activa R, la salida va a cero (Q = 0), ya que se activo el Reset. Otra forma de presentar a este BIESTABLE es el que se muestra en la Fig. 3.1.1.



Figura 3.11.

La tabla de verdad se muestra a continuación:

Estado Presente		Estado Futuro	
$\overline{S}$	$\overline{R}$	Q_{t+1}	Comentario
0	0	⊗	No permitido, ya que $Q = \overline{Q} = 1$
0	1	1	Futuro = 1, para cualquier presente
1	0	0	Futuro = 0, para cualquier presente
1	1	Q_t	Futuro = Presente – Sin cambios

1.4.- APLICACIONES DE UN BIESTABLE S-R CIRCUITO ELIMINADOR DE REBOTE

Si observamos el transitorio que se produce cuando conmutarnos una llave corno la que se muestra en la Fig. 3.12, podemos apreciar que existen unos pulsos no deseados los que son causados por el rebote mecánico entre los contactos de la llave.



Figura 3.12.

Si a esta señal la aplicamos como entrada a un circuito digital, lo más probable es que nos cause problemas, los que pueden ser solucionados si adoptamos el siguiente circuito que supera esos inconvenientes.



Figura 3.13.

Cuando la llave esta en posición (a) Q = 1, Q = 0. Llevamos ahora la llave a la posición (b), pero antes veamos que ocurre cuando la llave deja la posición (a), en ese caso S = 1 y R = 1, con lo que $Q_{(t+f)} = Q_{(t)}$ (según tabla de verdad), es decir, no hay cambios. Cuando la lhve alcanza la posición (b), las condiciones son S=l, R = 0, con lo que Q = 0 y si allí, por efecto de rebote, se abre el contacto de ia posición (b), entonces queda que S=l, R = 1 y esto nos dice que no hay cambios a la salida ya que el estado presente es igual al estado futuro según la tabla de verdad.

Este comportamiento lo apreciamos en la gráfica de la Fig. 3.14 en donde en ordenadas tenemos la salida Q y en abscisas la ubicación del punto medio de la llave, el cual puede estar en la posición (b), (a) ó en ninguna (libre)



Figura 3.14.

Hasta aquí hemos visto el circuito LATCH-SR implementado con dos tipos de compuertas, uno con NOR cuya activación se produce con UNO lógico y otro con NAND que se activa con CERO lógico. En este tipo de circuitos, apenas se produce la señal de entrada tiene efecto sobre el circuito, ya sea Seteando o Reseteando el mismo. Estos circuitos se denominan ASINCRONOS. Existen otros tipos de circuitos en los cuales, para que una señal de entrada actúe sobre el circuito, debe ir acompañada por un pulso de sincronismo o de reloj. Son los llamados circuitos SINCRONOS.

1.5.- BIESTABLE SR SÍNCRONO

La configuración circuital tiene como base un BIESTABLE ASINCRONO al cual se le adiciona un par de compuertas, las cuales se habilitan mediante un pulso de reloj (Ck). En la Fig. 3.15 se observa un BIESTABLE SR-SINCRONICO.





Figura 3, 15.

Las entradas R y S actúan sobre el BIESTABLE (compuertas 3 y 4) solo cuando Ck esta en estado lógico uno, de lo contrario -(Ck = 0)- las compuertas 1 y 2 están bloqueadas y sus salidas están en uno lógico con lo que la salida del biestable es:

$Q_{t+1} = Q_t$

Es decir, sin cambios, ya que el estado futuro es igual al presente.
La tabla de verdad y el diagrama temporal se muestra en la Fig. 3.16

t	t+1
S R	Q(t+1)
0 0	Qt
0 1	0
1 0	1
1 1	X

← No permitido



t: antes de la llegada del pulso de reloj -Ck- (Presente)
t + 1: posterior al pulso de reloj -Ck- (Futuro)

Figura 3.16.

1 .6.- BIESTABLE D SINCRÓNICO - LATCH D

Modificando ligeramente el BIESTABLE SR obtenemos un LATCH D. Este circuito se lo conoce también como copiador, pues mientras el pulso de reloj -Ck-esta en alto a la salida del circuito tenemos exactamente lo mismo que a la entrada, la cual se memoriza cuando el pulso de reloj cae a cero, es decir, sobre el flanco negativo de Ck. En la Fig. 3.17 se muestra este BIESTABLE.



t	t+1
D	Q
0	0
1	1

Figura 3.17.

Si comparamos este encuito con el LATCH-SR- vemos que a las entradas de las compuertas 1 y 2 se ha eliminado la posibilidad de que ambas sean iguales, es decir, 0,0 ó 1,1, ya que el inversor impide esa condición, por lo que sí eliminamos esas filas de la tabla de verdad del LATCH SR obtenemos la tabla de verdad del LATCH D según se observa en la Fig. 3.18.



Figura 3.18.



2.- LIMITACIONES DEL LATCH

Este circuito presenta la limitación de no poder utilizarse en conexión cascada, no posibilitando aplicaciones tales como registros de desplazamiento. Es decir, la información no puede ser transferida de uno a otro LATCH por cada pulso de reloj (Ck). Lo deseable seria que la información se transfiera según se opserva en la Fig. 3.19.



Figura 3.19.

Las condiciones de este circuito antes de que ingrese el 1° pulso de reloj son:

$$Q_A = Q_B = Q_C = Q_D = 0$$

Después que llega el 1° pulso de reloj el UNO de entrada se transfiere a Q_A (Q_A=1).
Luego del 1° pulso la información presente en Q_A (Q_A=1) se transfiere a Q_B (Q_B=1) y así sucesivamente. Esto puede observarse en el diagrama temporal de la Fig. 3.21.



Figura 3.20.

Para simplificar el análisis hemos supuesto que los tiempos de propagación sean nulos.
Como hemos mencionado, esto es lo deseable, pero lo que ocurre realmente es otra cosa, ya que hemos dicho que mientras el pulso de reloj este en uno (Ck=1) las entradas S y R actúan sobre el circuito, o reseteando o seteando el mismo. Por lo que si en Q_A hay uno (Q_A=1) en el 1° pulso de reloj ese uno es la entrada al siguiente LATCH y lo setea poniendo Q_B=1 y como Q_B es la entrada al otro LATCH también lo setea, y así mientras Ck =1 con lo cual tenemos el diagrama temporal que se da en la Fig. 3.21. en donde hemos destacado los tiempos de propagación ya que sen importantes para el análisis.



Fig. 3.21.

Si el pulso de reloj es mayor que 4 tpd, lo que sucede es lo que se muestra en la gráfica de la Fig. 3.21. Como se ve para que ello no ocurra, la duración del pulso de reloj debería ser menor que tpd, lo cual es dificultoso. Es por ello que se requiere de un circuito que supere estos problemas, es decir que permita la conexión en cascada sin tener en cuenta las restricciones impuestas por la duración del pulso de reloj. Así un circuito que satisface estos requerimientos es el Flip Flop Maestro Esclavo.



3.- FLIP FLOP MAESTRO / ESCLAVO SET RESET

Este circuito esta realizado con dos LATCH conectados en cascada, el primer llamado MASTER (MAESTRO) y el segundo SLAVE (ESCLAVO). El master se controla con un pulso de reloj directo y el slave con su complemento. El esquema circuital de Flip Flop Maestro / Esclavo se da en la Fig 3.22.



Figura 3.22.

Cuando Ck habilita las compuertas de entrada del Maestro (1 y 2), los datos de entrada (S y R) se graban en el maestro, pero se inhabilitan las compuertas de entrada del esclavo (5 y 6) para que no exista transferencia de datos del Maestro al Esclavo.
Cuando se habilitan las compuertas de entrada de esclavo (5 y 6) el dato del Maestro se transfiere al Esclavo , pero se inhabilitan las puestas de entrada del maestro (1 y 2) y de esta forma no se graban los datos en el Maestro.
Cuando Ck cambia de nivel bajo al alto para habilitar las compuertas de entrada del maestro (1 y 2), las compuertas de entrada del Esclavo deben inhabilitarse antes para evitar la transferencia de datos del Maestro al Esclavo cuando se están grabando datos en el Maestro.
Esta sucesión de Eventos se muestra en la Fig. 3.23.





1) Se aísla Maestro de Esclavo, se bloquean compuertas 5 y 6.
2) Se habilita entrada de datos al Maestro, se abren compuertas 1 y 2.
3) Inhabilita entrada el Maestro, se bloquean compuertas 1 y 2.
4) Se transfieren datos del Maestro al Esclavo, se habilitan compuertas 5 y 6.



Figura 3.23.

La tabla de verdad del Flip Flop Maestro Esclavo Set Reset (FFSR) es idéntica al LATCH SR.
Observe que el dato es transferido a la salida del esclavo en el flanco negativo del pulso reloj.

3.1.- FLIP FLOP MAESTRO / ESCLAVO JK

Si modificaciones levemente el FFS uniendo la entrada S con $\overline{Q}$ y R con Q logramos un dispositivo que cambien su salida por cada pulso Ck.

FFRS ORIGINAL

t		t + 1	
S	$\overline{R}$	Q	$\overline{Q}$
0	0	Q_t	$\overline{Q}_t$
0	1	0	1
1	0	1	0
1	1	X	X

FF MODIFICADO

t		t + 1	
$\overline{Q}_t$	Q_t		
S	R	Q	$\overline{Q}$
0	1	0	1
1	0	1	0

Como puede apreciarse en la tabla de verdad del Flip Flop Modificado, si los valores de las entradas son S = 0 y R = 1, la salida Futura será $Q_{t+1}= 0$ y $\overline{Q}_{t+1}= 1$ y como para el siguiente pulso de reloj, esas salidas serán las entradas del presente (R = 0 y S = 1), la salida Futura cambia con lo que:

$$Q_{t+1}= 1 \text{ y } \overline{Q}_{t+1}= 0$$

En el diagrama temporal de la Fig. 3.25. se observa este comportamiento.



Figura 3.24.

Modifiquemos nuevamente este circuito agregando una entrada en la compuerta (Maestro) que llamaremos "J" y otra en la compuerta 2 (Maestro) que lo llamaremos "K".



Figura 3.25.

Observando las entradas de las compuertas 1 y 2 podemos decir que:

a) Si ambas entradas están en nivel alto (J = K = 1) el circuito se comporta como el ya descripto, es decir, un FRS realimentado, cuya salida Futura es el complemento de la Presente, es decir:

$$Q_t = 1; Q_{t+1} = 0$$
$$Q_t = 0; Q_{t+1} = 1$$

b) Si ambas entradas están en nivel bajo (J = K = 0) el circuito esta bloqueado pues sus compuertas de entrada (1 y 2) están bloqueadas, con lo que su estado Futuro es igual al Presente.

c) Si J = 0 y K = 1, como K esta en la entrada de Reset, la salida Futura será:

$$Q_{t+1} = 0$$

d) Si J = 1 y K = 0, como J esta en la entrada Set, la salida futura será:

$$Q_{t+1} = 1$$

Este comportamiento se observa en la Tabla de Verdad

t		t + 1	
J	K	Q	
0	0	Q_t	← Sin cambio
0	1	0	
1	0	1	
1	1	$\overline{Q}_t$	← Complementa la salida

3.2.- FLIP FLOP MAESTRO / ESCLAVO D

Si a un FFJK le unimos la entrada J con la entrada K a través de un inversor, lo transformamos en un FFD.



t		t + 1
J	K	Q
0	1	0
1	0	1

t	t + 1
D	Q
0	0
1	1

Figura 3.26

3.3.- ENTRADAS ASÍNCRONAS

Las entradas, son aquellas que actúan sobre el circuito en el momento en que se aplican sobre el mismo, no requiriendo por lo tanto el concurso de un pulso de reloj. En el circuito de la de la Fig. 3.27 observamos un esquema circuital de un FFJK con sus entradas asincronicas ($\overline{S}$ y $\overline{R}$).



Figura 3.27.

Estas entradas asincronicas se aplican sobre el biestable básico, tanto del Maestro (compuertas 3 y 4), como del Esclavo (compuertas 7 y 8). Como se ve en la Fig. 3.27 ambas entradas $\overline{S}$ y $\overline{R}$ se activan por debajo.
Analicemos este circuito suponiendo que :

$Q = 0$; $\overline{Q} = 1$
$J = X$; $K = X$, $Ck = X$
$\overline{S} = 0$; $\overline{R} = 1$

En estas condiciones:

$Q' = 1$; $\overline{Q} = 0$
$Q = 1$; $\overline{Q} = 0$

Luego cuando la entrada de Set se desactiva ($\overline{S} = 1$), es decir, ambas están en estado alto ($\overline{S} = \overline{R} = 1$), el circuito esta listo para responder según la Tabla de Verdad de un FFJK. La Tabla de Verdad de este circuito es:

PRESENTE				FUTURO	
$\overline{S}$	$\overline{R}$	J	K	$Q_{(t+1)}$	
1	1	0	0	Q_t	← Sin cambio
1	1	0	1	0	
1	1	1	0	1	
1	1	1	1	$\overline{Q}_t$	← Complementa la salida
0	1	X	X	1	{ Entradas asincronicas activadas
1	0	X	X	0	

El símbolo lógico para un FJK con sus entradas asincronicas se da en la Fig. 3.28.



Figura 3.28.

3.4.- CONDICIONES INICIALES (CI)

Se conoce como CI al estado en que se encuentra la salida Q del Flip Flop, cuando se energiza el circuito. Mediante las entradas asincronicas podemos predisponer la salida de un FF. Veamos algunos ejemplos:

1) ACTIVACION CON CERO LÓGICO

a) CI = 1 (Q = 1) Activamos la entrada Set.



Figura 3.29.

Para este análisis consideramos que el capacitor esta descargado y que en el instante t_0 damos la alimentación al circuito, tal como se observa en la Fig. 3.29. como el capacitor esta descargado y ante una señal escalón en la entrada no puede variar su carga instantáneamente, su potencial es cero y comienza a crecer exponencialmente.
Es así que después de t_0 y hasta un instante después que llamamos td, el potencial en V_C es menor que la tensión umbral de la entrada $\overline{S}$ ($V_C < V_T$) por lo que esa tensión ($V_C < V_T$) es considerada como un cero lógico ('0') y como este circuito activa con cero, la salida Q esta en estado alto (Q = 1).

b) CI = 0 (Q = 0) Activamos la entrada Reset.



Figura 3.30.

El análisis del circuito de la Fig. 3.31 es similar al de la Fig. 3.30.

2) ACTIVACION CON UNO LÓGICO

a) CI = 1 (Q = 1) Activamos la entrada Set.



Figura 3.31.

Si el capacitor esta descargado, cuando se aplica V_{CC}, ese potencial cae en la resistencia, por lo que para $t = t_0^+$, $V_R = V_{CC}$, a partir de allí el capacitor va cargando, por lo que el potencial sobre R disminuye según se carga el capacitor. Entre t_0 y t_d el potencial en V_R es superior a V_T ($V_R > V_T$), por lo que se considera aplicada a la entrada 'S' un uno lógico con lo cual se Setea al circuito, poniendo la salida en estado (Q = 1).

b) CI = 0 (Q = 0) Activamos la entrada Reset.



Figura 3.32.

El análisis del circuito de la Fig. 3.33 es similar al de la Fig. 3.32.

3.5.- ACTIVACION COMBINADA

Supongamos que además de utilizar las entradas asincronicas para las condiciones iniciales, necesitamos Resetear (ó Setear) un FF con algún pulso, resultado de algún evento. Ello se consigue mediante la implementación de lógica externa .
Proponemos los siguientes circuitos.

(a) Entradas activadas por cero (0) y pulso externo – CI = 0.



Figura 3.33.

(b) Entradas activadas por uno (1) y un pulso de entrada.



Figura 3.34.

3.6.- FLIP FLOP JK ACTIVADO POR FLANCO (Edge Triggered)

Si analizaramos el FFJK de la Fig. 3.25 podemos ver que este circuito es sensible a los cambios en las entradas sincrónicas cuando el pulso de CLOCK (Ck) esta en alto.

Supongamos que mientras Ck = 1 y K = 0 la entrada de J va a uno y luego cae a cero tal como se observa en la Fig. 3.36.



Figura 3.35.

Lo que ocurre es que cuando J = 1, la situación de la compuerta 1 de la Fig. 3.25 es la siguiente:



Figura 3.36.

Ello hace que la salida de 3 sea 1 y de 4 sea 0, con lo que al caer el pulso de Ck a cero, la salida Q = 1 y $\overline{Q} = 0$. Esto se conoce como la propiedad de captar unos del Flip Flop Maestro Esclavo.
Para salvar este problema se ha diseñado un FF activado por flancos cuya salida sea una respuesta al dato de entrada pero solo al dato de entrada presente inmediatamente antes de la transición de disparo de la señal de reloj.
El funcionamiento se basa en el retardo de programación de las compuertas que conforman el FF.



Figura 3.37.

Analicemos el circuito de la Fig. 3.37 yu observemos que ocurre mientras el pulso de reloj este en alto. Un diagrama temporal se aprecia en la Fig. 3.38.



Estado del circuito : $t = t_0^-$
J = 1 ; K = 0

Q = 0 ; $\overline{Q} = 1$

X = 0 ; Y = 1

Figura 3.38.

Como puede verse en la Fig. 3.38 el cambio en las salida 'X' se observa después de un tiempo de retardo a partir del cambio de Ck. Ese tiempo de retardo (tpd) esta dado en la compuerta '1B'. Con respecto a la salida Y vemos que el cambio se produce después de dos tiempos de retardo (2tpd), que es consecuencia de la compuerta 1A y 1C, por los que debe atravesar el pulso de Ck.
Un tpd después de que X va a cero la salida Q cambia de 0 a 1 (Q = 1) ya que a la entrada 1 D, X = 0 e Y = 0.
Analicemos un instante antes de la transición de 1 a 0 del pulso de reloj, si estando el pulso de reloj en alto la entrada J cambia, por ejemplo de J = 1 a J = 0, la entrada Y cambia de Y = 0 a Y = 1, la salida Q sigue siendo Q = 0. Así vemos que ste es un Flip Flop disparado por flancos, el cual supera el inconveniente de Flip Flop Maestro Esclavo visto anteriormente.

3.7.- DIAGRAMAS Y TABLA DE ESTADO

Una forma de representar el comportamiento de un FF es mediante una representación gráfica llamada Diagramas de Estado, o a través de Tablas de Estado.
Para confeccionar las Tablas de Estado es necesario partir del conocimiento de la Tabla de Verdad.

FLIP FLOP JK

t		t + 1
J	K	Q_{t+1}
0	0	Q_t
0	1	0
1	0	1
1	1	$\overline{Q}_t$

Esta Tabla de Verdad nos dice que para determinados valores de las entradas en el Presente, obtendremos determinadas salidas (Q) después de la llegada del pulso de reloj.

Teniendo como base esta Tabla de Verdad construimos la Tabla de Estados, la cual nos indica que podemos predeterminar la salida Futura conociendo el presente y actuando sobre las entradas. Observemos la Tabla de Estados de la Fig. que sigue.



t	t + 1	t	
Q_t	Q_{t+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

X: valores lirrelevantes

TABLA DE ESTADOS FFJK

Tomemos la 1° línea de la Tabla en la cual $Q_t = Q_{t+1} = 0$, esto quiere decir que si el estado Presente es cero ($Q_t = 0$) y deseo que el estado Futuro sea también cero ($Q_{t+1} = 0$) debo posicionar J y K con los valores J = 0, K = 0 ó J = 0, K = 1. Ambos son válidos.
Volvamos a la Tabla de Verdad y observemos que ocurre cuando J = 0 y K = 0, allí vemos que el estado Presente es igual al Futuro, con lo cual no hay cambios. Por otro lado si J = 0 y K = 1, vemos que el estado Futuro será cero Q = 0, con lo cual cualquier valor de K nos da como salida Futura Q = 0.
Observando esa Tabla de Estados podemos construir el Diagrama de Estados.



DIAGRAMA DE ESTADOS FFJK

Figura 3.39.

Los círculos representan los estados por los cuales atraviesa el Flip Flop las flechas indican hacia que estado evoluciona el circuito cada vez que llega un pulso de reloj.
Si estando en el estado Q = 0, y las entradas JK = 1X, luego de que llegue el pulso de reloj FF pasara al estado Q = 1. Si esta en el estado Q = 0 y JK = 0X, luego de que llegue el pulso de reloj, el FF permanecerá en ese estado.

FLIP FLOP SR

Utilizamos idéntico procedimiento al realizado para el FFJK, y obtenemos:

t	t + 1	t	
Q_t	Q_{t+1}	S	R
0	0	0	X
0	1	1	X
1	0	0	1
1	1	X	0

X : valores irrelevantes

TABLA DE ESTADOS FRSR



DIAGRAMA DE ESTADOS FFSR

Figura 3.40.

FLIP FLOP D

t	t + 1	t
Q_t	Q_{t+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

TABLA DE ESTADOS FFD



Figura 3.41.

4.- CONTADORES

1/09/15

El contador es el circuito secuencial más sencillo de obtener. Esta compuesto de elementos de memoria y lógica combinacional. Los contadores pueden ser SINCRONOS o ASÍNCRONOS, según estén sincronizados por un pulso de reloj o no. La función básica de un contador es contar los pulsos de reloj y almacena el número de cuenta.

Sabemos que un Flip Flop posee dos estados que son Q = 0 ó Q = 1. La cantidad de estados Máximo de un contador esta dado por el número de Flip Flops que conforman ese contador. Por ejemplo un contador con 4FF posee: $2^4 = 16$ estados, es decir, almacena hasta 16 pulsos de reloj, no siempre utilizamos el máximo número de estados que posee el contador. Supongamos que deseamos contar solo hasta diez (10), lo cual solo lo podemos hacer con un contador que tenga 4FF, ya que con ello logramos 16 estados. Al número de estados se lo conoce como módulo (M) del contador.

Veamos el contador más sencillo de todos que es un contador binario natural (asíncrono) el que por simplicidad lo desarrollamos con Módulo 8 (M = 8).

Como sabemos requerimos de 3FF, ya que:

$$2^n = 8$$

$$n = \frac{\ln 8}{\ln 2} = 3FF$$



Figura 3.42.

Como puede observarse en la Fig. 3.42 cada uno de estos FF esta funcionando en el modo Toggle (% 2) y sus entradas asincronicas activan por bajo, y como todos están conectadas a V_{CC} están desactivadas.

Por otro lado vemos que la salida del FF0 se utiliza como CLOCK del FF1 y la salida de este como CLOCK del FF2. Así el diagrama temporal de este circuito es:



Figura 3.43.

Si establecemos de que antes de que llegue el 1° pulso de reloj $Q_0 = Q_1 = Q_2 = 0$ entonces sabemos en cada instante de tiempo cuantos pulsos de reloj (Ck) han entrado al contador. Por ejemplo si tomamos los valores de la salida del contador entre el 4° y 5° pulso de Ck, observamos que:

Q_2 Q_1 Q_0
1 0 0 ← que es el N° 4

Con lo que certificamos que han entrado 4 pulsos de reloj (Ck).

Podemos utilizar las entradas asincronicas para:

Asegurar las Condiciones Iniciales.
Modificar el Módulo del Contador.

1) Asegurar las Condiciones Iniciales.

Normalmente es deseable de que el contador comience su cuenta en un valor predeterminado cuando se energiza el circuito. Supongamos que establecemos ese valor en:

$$Q_0 = Q_1 = Q_2 = 0$$

Ello se consigue con la siguiente configuración:



Figura 3.44.

La configuración mostrada en la Fig. 3.44 solo tiene en cuenta la modificación realizadas en las entradas asincrónicas, por lo demás todo es igual a la Fig. 3.42.

2) Modificar el Módulo del Contador

Si además de las condiciones iniciales queremos modificar el módulo del contador, entonces debemos agregar un circuito combinacional que ejecute esa acción. Supongamos que deseamos un contador de Módulo 6 (M = 6). Por lo que sabemos deberá tener 6 estados a saber:

000, 001, 010, 011, 100, 101

Por lo que los estados 110 y 111 no deben presentarse, entonces cuando ello sucede debemos Resetear al contador e imponerle que vayan al estado 000.

Q_2	Q_1	Q_0	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

$Q_2 Q_1$ \ Q_0	0	1
0 0	0	0
0 1	0	0
1 1	1	1
1 0	0	0

$F = Q_1 Q_2$ función de reseteo

Así el circuito que contemple las condiciones iniciales y el modulo del contador es el que se muestra en la Fig. 3.45.



Esquema simplificado

Figura 3.45.

En la Fig. 3.46. mostramos un diagrama temporal correspondientes al circuito de la Fig. 3.45.



Figura 3.46.

Veamos con el detenimiento que ocurre cuando llega el 6º pulso de Ck



Figura 3.47.

Observe que una caída del flanco de Ck no coincide con la caída de Q_0, ello es debido al retardo del FF0. el FF0 dispara al FF1 y como este también tiene retardo la subida de Q_1, esta retardado respecto del flanco descendente de Q_0. Cuando Q_1 se hace uno, Q_2 que ya estaba en uno provoca un pulso de Reset a la salida de la compuerta, con lo que:

$$Q_0 = Q_1 = Q_2 = 0$$

4.1.- CONTADORES SÍNCRONOS

8/09

Un contador sincrónico es aquel en el pulso de reloj (Ck) se aplica simultáneamente a todos los Flip Flops. Este tipo de contador hace uso de las entradas sincrónicas (J, K, D, S, R) de los Flip Flops para predeterminar el estado futuro hacia el cual evolucionará el contador luego de que se aplique un pulso de reloj.
La secuencia de estados por los cuales atraviesa un contador puede ser arbitraria siguiendo un código preestablecido.

Vemos algunas secuencias de conteo, comenzando con un código binario natural en secuencia ascendente (cada círculo representa un estado, por lo que estos diagramas se conocen como Diagramas de Estado).



Figura 3.48.

A continuación de una secuencia descendente



Figura 3.49.

El siguiente diagrama de estados muestra una secuencia arbitraria de conteo.



Figura 3.50.

4.2.- DISEÑO DE CONTADORES SINCRONICOS

La técnica para la realización de un contador consiste en elaborar una Tabla de Estados, partiendo de un Diagrama de Estados, tal como lo desarrollado para los Flip Flops. Con ello determinaremos las ecuaciones correspondientes a las entradas sincrónicas, ecuaciones que utilizaremos para la implementación circuital.
Con el siguiente ejemplo, damos los pasos a seguir para el diseño de un contador.

Ejemplo: Diseñar un contador sincrónico creciente de Módulo cuatro (M = 4)

1er. Paso: Determinar número y tipo de FF a utilizar.

En este caso como tiene 4 estados con 2 FF es suficiente, ya que 2^n = número de estados. Elegimos un FF JK.

2do. Paso: Construcción de Diagramas y Tablas de Estado:



Hemos elegido una secuencia arbitraria

Figura 3.51.

A continuación elaboramos la Tabla de Estados:

	ESTADO PRESENTE t		ESTADO FUTURO t+1		ENTRADAS			
	Q_1	Q_0	Q_1	Q_0	J_1	K_1	J_0	K_0
1º	0	0	0	1	0	X	1	X
2º	0	1	1	0	1	X	X	1
3º	1	0	1	1	X	0	1	X
4º	1	1	0	0	X	1	X	1

FLIP FLOP JK			
t	t+1	t	
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

TABLA DE ESTADOS FFJK

TABLA DE ESTADOS DEL CONTADOR

Figura 3.52.

En la primera columna, ESTADO PRESENTE, colocamos los estados por los que deberá atravesar el contador, se pueden colocar en forma arbitraria (por ejemplo: 01 – 11 – 00 – 10 ó 11 – 00 – 10 – 01), pero es conveniente por simplicidad hacerlo según la evolución dada en la tabla de Estados.
En la segunda columna, ESTADO FUTURO, colocamos el estado hacia el cual evolucionará el contador luego de la llegada del pulso Ck. Por ejemplo si tomamos la fila de estados número 2, tenemos que el estado presente es $Q_1 Q_0$=1, observemos luego el diagrama de estados y vemos que luego del estado $Q_1 Q_0$=1 viene el estado $Q_1 Q_0$=10, por lo que colocamos en la segunda fila y segunda columna (ESTADO FUTURO) el valor de $Q_1 Q_0$=10. Así se va llenando la columna correspondiente al ESTADO FUTURO.
Para la elaboración de la tercera columna, ENTRADAS, nos referimos a la Tabla de Estados dada para el FFJK.
Comenzamos con Q_1 del Estado Presente y del Estado Futuro cuyos valores son (1° linea):

$$Q_{1(t)} = 0 \qquad Q_{1(t+1)} = 0$$

Vemos que en el no hay cambios, observando la Tabla del FFJK, se observa que corresponde a una entrada de JK = 0X, por lo que colocamos esos valores en la Tabla de Estados del contador en el lugar correspondiente a $J_1 K_1$. Esta es la mecánica con la cual se va llenando la Tabla.

3er. Paso: Determinar los valores de J y K de cada FF.

De la Tabla de Estados obtenemos los valores de las entradas que posibilitaran la evolución del contador según el Diagrama de Estados preestablecido.

$J_1 = (m_1 + x_2 + x_3)_t$ ← Estado Presente

$K_1 = (x_0 + x_1 + m_3)_t$

$J_0 = (m_0 + x_1 + m_2 + x_3)_t$

$K_0 = (x_0 + m_1 + x_2 + m_3)_t$

Construimos los Mapas de Karnaugh



Figura 3.53.

4to. Paso: Implementación. Es necesario establecer las condiciones iniciales a partir de la cual el circuito evolucionara una vez que se energice. Elegimos el estado $Q_1Q_0 = 00$.



Figura 3.54.

Este es el ultimo paso del diseño. Un diagrama temporal de este circuito se da en la Fig. 3.55.



Figura 3.55.

4.3.- DISEÑO CONTADOR CRECIENTE MODULO 5

Usamos 3 FF JK, con lo que podemos obtener 8 estados. Solo usamos 5, con lo que nos quedan 3 estados no usados que denominaremos 'fu', proponemos el siguiente Diagrama de Estados.



DIAGRAMA DE ESTADOS

Figura 3.56.

Seguidamente construimos la Tabla de Estados:

ESTADO PRESENTE t			ESTADO FUTURO t+1			ENTRADAS						
Q_2	Q_1	Q_0	Q_2	Q_1	Q_0	J_2	K_2	J_1	K_1	J_0	K_0	f_u
0	0	0	0	0	1	0	x	0	x	1	x	0
0	0	1	0	1	0	0	x	1	x	x	1	0
0	1	0	0	1	1	0	x	x	0	1	x	0
0	1	1	1	0	0	1	x	x	1	x	1	0
1	0	0	0	0	0	x	1	0	x	0	x	0
1	0	1	x			x						1
1	1	0	(Estados no usados)			(Estados no usados)						1
1	1	1										1

TABLA DE ESTADOS

El siguiente paso es determinar el valor de las entradas 'J' y 'k', para lo cual construimos los mapas de Karnaugh para cada una de las funciones booleanas de las entradas.



Figura 3.57.

Estados no usados: 101 – 110 – 111
Ecuación de detección: $f_u = Q_2Q_1 + Q_2Q_0$

Q_2Q_1 \ Q_0	0	1
0 0		
0 1		
1 1	1	1
1 0		1

Si debido a una falla el circuito entra en un estado NO USADO , puede suceder que el mismo entre en un lazo determinado por esos estados y no salir nunca, o que al cabo de algunos pulsos de reloj vuelva a su funcionamiento normal. Eso depende de cómo se ha diseñado el circuito.

Figura 3.58.

De todos modos se pueden detectar esos estados a través de la ecuación de detección. A partir de allí podemos.

A: Inhibir el reloj.

B: Forzar al circuito a entrar en un estado permitido a través de las entradas asíncronas.

A.- INHIBICIÓN DEL RELOJ



Figura 3.59.

Las entradas asíncronas deberán ser conectadas de modo tal de establecer las condiciones iniciales que se impongan.

B.- UTILIZACIÓN EN ENTRADAS ASÍNCRONAS CON LA FUNCION DE DETECCIÓN.



Figura 3.60.

Hemos tomado arbitrariamente el estado 000, con lo que forzamos al circuito a entrar en ese estado.

4.4.- DISEÑO CONTADOR SÍNCRONO CRECIENTE BCD

Es un contador de M = 10. siguiendo las pautas de diseño establecidas e implementando con FFJK, encontramos las siguientes funciones booleanas correspondientes a las entradas sincrónicas, para el Diagrama de Estado que se muestra a continuación:



Figura 3.61.

Estados no usados: 1010 – 1011 – 1100 – 1101 – 1110 – 1111

$$J_3 = Q_2Q_1Q_0 \qquad J_2 = Q_1Q_0 \qquad J_1 = \overline{Q}_3Q_0 \qquad J_0 = 1$$

$$K_3 = Q_0 \qquad K_2 = Q_1Q_0 \qquad K_1 = Q_0 \qquad K_0 = 1$$

El siguiente paso es la implementación circuital. Vamos a suponer que $C_1 = 0011$ (arbitraria). Para mayor claridad en el esquema, a algunas conexiones las dejamos indicadas.



Figura 3.62.

Las entradas asincronicas activan por alto (1).

La detección de un estados no usado, puede llevar al circuito a responder según el diseñador haya previsto:

a) Parar el reloj.
b) Forzar un estado determinado.

10/09

4.5.- DISEÑO CONTADOR SINCRÓNICO CRECIENTE – DECRECIENTE (UP / DOWN) MODULO = 5

Este contador deberá tener una entrada extra para controlar el sentido de la cuenta. Así si la entrada de Control X, esta en nivel bajo (X = 0), el conteo es ascendente (creciente), de otro modo es decreciente.

A continuación el Diagrama y Tabla de Estados:



Figura 3.63.

CONTROL	ESTADO PRESENTE			ESTADO FUTURO			ENTRADAS					
x	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0	J_2	K_2	J_1	K_1	J_0	K_0
0	0	0	0	0	0	1	0	x	0	x	1	x
0	0	0	1	0	1	0	0	x	1	x	x	1
0	0	1	0	0	1	1	0	x	x	0	1	x
0	0	1	1	1	0	0	1	x	x	1	x	1
0	1	0	0	0	0	0	x	1	0	x	0	x
1	1	0	0	0	1	1	x	1	1	x	1	x
1	0	1	1	0	1	0	0	x	x	0	x	1
1	0	1	0	0	0	1	0	x	x	1	1	x
1	0	0	1	0	0	0	0	x	0	x	x	1
1	0	0	0	1	0	0	1	x	0	x	0	X
x		x			x				x			

Estados no usados 0101 – 0110 – 1101 – 1110 – 1111 . Por tabla los llevaremos a la condición 0000.

Como podemos observar existen 6 estados no usados, 3 para x=0 y 3 para x=1. Las funciones booleanas correspondientes son las siguientes:

Q_2 \ Q_1Q_0	00	01	11	10
00	0	0	1	0
01	x	x	x	x
11	x	x	x	x
10	1	0	0	0

$$J_2 = x\overline{Q}_1\overline{Q}_0 + \overline{x}Q_1Q_0$$

Figura 3.64.

Construyendo el resto de los mapas encontramos

$$J_1 = xQ_2 + \overline{x}Q_0 \quad ; \quad J_0 = \overline{x}\overline{Q}_2 + xQ_2 + Q_1$$

$$K_2 = 1 \quad ; \quad K_1 = x\overline{Q}_0 + \overline{x}Q_0 \; ; \quad K_0 = 1$$

El siguiente paso es la implementación.

4.6.- SELECCIÓN DEL MODULO POR CLEARING DIRECTO

Con la ayuda de comparadores podemos preseleccionar el módulo del contador. Observemos la Fig. 3.65.



Figura 3.65.

Un pulso de Reset se genera cuando:

$$A = Q_3 \quad , \quad B = Q_2 \quad , \quad C = Q_1 \quad , \quad D = Q_0$$

De esta forma podemos establecer el máximo número de estados del contador. Otro circuito que podemos utilizar para seleccionar el módulo de cuenta es el que utiliza un decodificador y una llave de 'n' posiciones tal como se muestra en el siguiente circuito.



Figura 3.66.

El pulso de Reset se genera cuando:

$$F_x = f(ABCD)$$

4.7.- CONTADORES PROGRAMABLES

Este tipo de contadores (chips comerciales) permiten memorizar el DATO de entrada mediante un pulso de carga. A partir de ese valor el contador iniciará su cuenta UP o DOWN según su entrada de control.

Veremos a continuación un diagrama temporal de CD 4029.



Figura 3.67.



Figura 3.68.



5.- REGISTRO DE DESPLAZAMIENTO

5.1.- SHIFT REGISTER

El SHIFT, es una conexión en cascada de una serie de FF. Por cada pulso de reloj la información se desplaza de un FF a otro FF.

Su aplicación está dada en las operaciones binarias de multiplicación, división, como almacenamiento temporal de datos, conversión serie-paralelo y paralelo-serie, contadores, generadores de secuencia, circuitos de retardo, etc. según el ingreso y salida de la información pueden clasificarse en:

ENTRADA	SALIDA
Serie	Serie
Serie	Paralelo
Paralelo	Serie
Paralelo	Paralelo

Según se desplace la información en el registro:

SHIFT RIGH
SHIFT LEFT

Shift entrada serie – salida serie:



Figura 3.69.

Shift entrada serie-salida paralelo:



Figura 3.70.

Shift entrada paralelo:



Figura 3.71.

Secuencia de pasos para el funcionamiento:

1.- Aplicar RESET
2.- Aplicar LOAD
3.- Aplicar Ck

Un circuito comercial que realiza las operaciones de desplazamiento izquierda – derecha, carga paralela es el 4 BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER MC 140194B, que permite, además, el modo HOLD. Este circuito es equivalente pin a pin con el 74LS194.

Tabla de verdad:

CLOCK	ENT. COTROL S_0	S_1	RESET	ACCIÓN
x	0	0	1	Sin cambio
	1	0	1	Shift Right
	0	1	1	Shift left
	1	1	1	Carga paralela
x	x	x	0	Reset

5.1.1.- EL SHIFT COMO CONTADOR



Figura 3.72.

Las relaciones entrada – salida del contador mostrado están definidas por las siguientes ecuaciones

$$Q_{0_{(t+1)}} = f(Q_0, Q_1, ..., Q_n)$$
$$Q_{1_{(t+1)}} = Q_{0_t}$$
.
.
.
$$Q_{n_{(t+1)}} = Q_{(n-1)_t}$$

Diagrama de estados universal para SHIFT: A continuación una tabla de transición para un shift de 2 etapas.



Figura 3.73.

De la tabla de transición se puede pasar al diagrama de estados o diagrama de BRUIJN.



Figura 3.74.

Diagrama de BRUIJN para 3 etapas:



Figura 3.75.

DISEÑO DE UN CONTADOR MÓDULO 5 CON SHIFT:

1er. Paso: Escoger secuencia de cinco pasos. Del diagrama de estados para 3 etapas encontramos las siguiente secuencia:

* S_1 , S_3 , S_7 , S_6 , S_4 , S_1 ,.....
* S_6 , S_4 , S_0 , S_1 , S_3 , S_6 ,.....

Las secuencias deben formar siempre un lazo cerrado.

2do. Paso: Realizar el diagrama de estados. (Elegimos la 1era. secuencia).



Figura 3.76.

3er. Paso: Tabla de estados. En la columna de FUNCIÓN LÓGICA se coloca el valor que debe tomar la entrada J_0 para cuando llegue el pulso de clock evolucione al otro estado.

ESTADOS	ASIGNACIÓN			FUNCIÓN LÓGICA
S_i	Q_2	Q_1	Q_0	$f = J_0$
S_1	0	0	1	1
S_3	0	1	1	1
S_7	1	1	1	0
S_6	1	1	0	0
S_4	1	0	0	1

4to. Paso: Mapa de KARNAUGH. En este tipo de contador la celda 0 debe ser siempre 1 y la celda 7 siempre 0, independientemente si están o no en la secuencia de conteo.



$$f = J_0 = \overline{Q}_2 + \overline{Q}_1$$

5to. Paso: Estados no usados:



$$f_u = \overline{Q}_0\overline{Q}_1 + Q_0\overline{Q}_1Q_2$$

6to. Paso: Implementación.



Figura 3.77.

5.1.2.- EL SHIFT COMO GENERADOR DE SECUENCIAS



Figura 3.78.

Diseño: Consideremos la siguiente secuencia a generar:

1 0 1 1 0 1 1 0

1er. Paso: Selección del número de etapas. En este caso hay 8 bits en la secuencia por lo tanto se necesitan 3 etapas.

2do. Paso: Desarrollo de secuencia de estados. Desarrollaremos una secuencia de 8 estados utilizando la LÓGICA DE REALIMENTACIÓN DIRECTA, obteniendo solo la secuencia de conteo, a partir de esta secuencia de 8 estados y con la ayuda de una lógica de SALIDA obtenemos la secuencia requerida del diagrama de Bruijn.



Figura 3.79.

3er. Paso: Función realimentación. Construimos al fin la tabla de estados.

S_i	Q_2	Q_1	Q_0	$f = J_0$
S_0	0	0	0	1
S_1	0	0	1	0
S_2	0	1	0	1
S_5	1	0	1	1
S_3	0	1	1	1
S_7	1	1	1	0
S_6	1	1	0	0
S_4	1	0	0	0



$$f = \overline{Q}_2\overline{Q}_0 + \overline{Q}_2Q_1 + Q_2\overline{Q}_1\overline{Q}_0$$

4to. Paso: Función salida: En la 3° columna ($f = j_0$) colocamos la secuencia que deseamos generar. 10110110

S_i	Q_2	Q_1	Q_0	$F = A$
S_0	0	0	0	1
S_1	0	0	1	0
S_2	0	1	0	1
S_5	1	0	1	1
S_3	0	1	1	0
S_7	1	1	1	1
S_6	1	1	0	1
S_4	1	0	0	0



$$fA = \overline{Q}_2\overline{Q}_0 + \overline{Q}_2Q_1 + Q_2Q_0$$

5to Paso: Implementación



Figura 3.80.

5.1.3.- CONTADOR ANILLO (M = n)



Figura 3.81.

NOTA: Al inicio debe forzarse al contador para:

$$Q_3 = Q_2 = Q_1 = 0 \quad , \quad Q_0 = 1$$

Si diseñamos el contador por el método establecido encontramos que el circuito mostrado responde a la decisión de haber considerado el estado $S_{15}(1111)$ igual a 1 en el mapa de Karnaugh contrariamente a lo que oportunamente propusiéramos.
El circuito propuesto es el clásico contador anillo o RING COUNTER.

IMPULSO RELOJ	Q_3	Q_2	Q_1	Q_0
0	0	0	0	1
1	0	0	1	0
2	0	1	0	0
3	1	0	0	0
4	0	0	0	1

VENTAJA:

Es muy fácil visualizar la cuenta de este tipo de contador. Simplemente colocamos un indicador luminoso cada FF y obtenemos la lectura inmediata de la cuenta sin necesidad de decodificador.

DESVENTAJA:

Requiere N FF para N estados, por ejemplo para una década se necesitan 10 FF, contra 4 FF del convencional. Para el caso del contador de década posee 2^{10}-10=1014 estados no utilizados y si entra en alguno de ellos es muy difícil que retorne por sí solo a la secuencia requerida. La detección de los estados no usadas requiere demasiada lógica adicional.

5.1.4.- CONTADOR JONSON (M = 20)

INPULSO RELOJ	Q_3	Q_2	Q_1	Q_0	$f = J_0$
0	0	0	0	0	1
1	0	0	0	1	1
2	0	0	1	1	1
3	0	1	1	1	1
4	1	1	1	1	0
5	1	1	1	0	0
6	1	1	0	0	0
7	1	0	0	0	0



$$f = \overline{Q}_3 J_0$$

5.1.5.- GENERADOR PSEUDO RAMDOM



Figura 3.82.

El estado S_0 no está incluido en la secuencia dado a que es un estado sin salida, ya que:

$$J_0 = 0 \oplus 0 = 0$$

Y al registro le es imposible salir de ese estado. La máxima longitud:

$$L = 2^N - 1$$

La realimentación aquí mostrada tiene máxima longitud. No todas las realimentaciones con O- EXCLUSIVA tienen máxima longitud.

S_i	Q_3	Q_2	Q_1	Q_0	f
S_1	0	0	0	1	0
S_2	0	0	1	0	0
S_4	0	1	0	0	1
S_9	1	0	0	1	1
S_3	0	0	1	1	0
S_6	0	1	1	0	1
S_{13}	1	1	0	1	0
S_{10}	1	0	1	0	1
S_5	0	1	0	1	1
S_{11}	1	0	1	1	1
S_7	0	1	1	1	1
S_{15}	1	1	1	1	0
S_{14}	1	1	1	0	0
S_{12}	1	1	0	0	0
S_8	1	0	0	0	1

BIBLIOGRAFÍA:

Sistemas Electrónicos Digitales, E. Mandado
Editorial Marcombo

Técnicas Digitales con C.I., M. C. Ginzburg

Diseño de Lógica Digital, B. Holdsworth
Editorial G.G.

Circuitos de Tiempo

CAPÍTULO IV

Circuito de Tiempo

1.- CIRCUITOS RC

Los circuitos de tiempo que se estudiaran en este capítulo requieren el conocimiento de redes pasivas RC. Por ello haremos una breve introducción a estos circuitos.

1.1- CIRCUITO RC PASA ALTO

Vamos a analizar este circuito suponiendo que a la entrada del mismo se aplica una SEÑAL ESCALÓN tal como se muestra en la Fig. 4.1.



Figura 4.1.

Como se puede apreciar $V_i = 0$ para $t = 0$ y $V_i = V$ para $t = 0+$
La solución general para este circuito sencillo es:

$$V_0 = V_f + (V_s - V_f) * e^{\frac{-t}{\tau}} \quad (1)$$

donde:

V_s: valor inicial
V_f: valor final

El valor de t será:

$$t = RC * \ln\left[\frac{(V_f - V_s)}{(V_f - V_0)}\right]$$

Ahora debemos determinar los valores de V_f y V_s. Una vez cargado el capacitor (lo que sucede para $t = \infty$), por el circuito no circula mas corriente, por lo que la caída de potencial en R es cero. Así vemos que la tensión final es ($t=\infty$) de salida es cero.

$$V_0 = V_f = 0V$$

Con respecto a V_s, conocemos que la tensión en un capacitor no puede cambiar instantáneamente, por lo que sí el capacitor estaba descargado la tensión de salida para $t = 0+$ será el valor de:

$$V_0 = V_s = V$$

Reemplazando los valores de V_s y V_f en la ecuación (1) se obtiene:

$$V_0 = Ve^{\frac{-t}{\tau}} \quad (2)$$

1.2.- CIRCUITOS RC PASA BAJO

Aplicamos a la entrada una señal escalón. La respuesta del circuito (según puede apreciarse en la Fig. 4.2.) es una exponencial con una constante de tiempo RC.



Figura 4.2.

La ecuación de gobierno de este circuito se obtiene de aplicar la ecuación (1).
Para ello debemos determinar el valor inicial (V_s) y el valor final (V_f).
Consideremos el capacitor descargado, por lo que:

$$V_s = 0$$

La tensión a la que se carga el capacitor (valor final V_f), es V, por lo que:

$$V_f = V$$

Reemplazando estos valores en la ecuación (1) obtenemos:

$$V_0 = V\left[1 - e^{\frac{-t}{\tau}}\right] \qquad (3)$$

El tiempo de crecimiento (tr) esta definido como el tiempo transcurrido entre el 10 % y el 90 % del valor final.
El tiempo empleado para alcanzar el 10 % es:

$$0.1\,V = V\left[1 - e^{\frac{-tr_1}{\tau}}\right]$$

$$tr_1 = 0.1\,RC$$

El tiempo empleado para alcanzar el 90 % es:

$$0.9\,V = V\left[1 - e^{\frac{-tr_2}{\tau}}\right]$$

$$tr_2 = 2.3\,RC$$

$$tr = tr_2 - tr_1 = 2.2\,RC$$

1.3.- CIRCUITO PASAALTO / PASABAJO

Observemos el circuito de la Fig. 4.3, el cual simplemente es una malla RC como las ya vistas. Según estén conectadas las llaves L_1 y L_2, corresponderá a una circuito pasabajos o un pasaalto.



Figura 4.3.

Las llaves L_1 y L_2 trabajan sincrónicamente y en conexión opuesta, una a VCC y la otra a Masa. En el caso del circuito de la Fig. 4.3 vemos que corresponde a un circuito pasabajos, por lo que el comportamiento de la tensión de salida V_0 es el que se muestra en la fig. 4.4.



Figura 4.4.

Congelemos por un momento el tiempo en el instante $t = t_1$, donde $V_0 = V_1$ y en ese instante conmutamos ambas llaves, el circuito que queda es el que se muestra en la fig. 4.5.



Figura 4.5.

A medida que transcurre el tiempo, la carga del capacitor tiende a cero, para luego invertir su polaridad, hasta cargarse a VCC por lo que la tensión de salida tiende a cero, ($V_0 = 0$) volt. Obsérvese que el valor inicial (V_i) de comienzo de este nuevo ciclo, corresponde a una tensión $V_0 = V_1 + VCC$.

Conmutemos nuevamente las llaves para el instante $t = t_2$, pero primero analicemos la situación un infinitésimo antes de t_2 (t_2-). Las condiciones del circuito son las mostradas en la Fig. 4.6.



Obsérvese la polaridad y el Potencial a que se encuentra cargado el capacitor, ya que ello es importante para el análisis que sigue.-

Figura 4.6.

Retomemos el análisis para $t = t_2$, que es el instante en que conmutamos nuevamente las llaves.



Figura 4.7.

Como observamos en el diagrama temporal de la Fig. 4.7, la tensión de salida (V_0), cae por debajo del cero voltios (V_0<0V), y alcanza un valor que es igual a:

$$\boxed{V_0 = -V_{CC} - V_2}$$

el cual es el valor inicial de este nuevo ciclo. A partir de allí el capacitor continua cargándose hasta alcanzar su valor final, es decir $V_{CC}(V_0 = V_{CC})$.

1.4.- EJEMPLOS

Supongamos el siguiente circuito:



C. P/bajo

Figura 4.8.

Datos: R = 10K ; $C = 0.1\,\mu F$; V_{CC}=5V

Se pide calcular el valor de V_0 para $t = t_1 = 1$ mseg.
Sabemos que:

$$V_0 = V_f - (V_s - V_f)e^{\frac{-t}{\tau}}$$

Cuando energizamos el circuito (t = 0), el capacitor se encuentra descargado por lo que:

$$V_0 = V_s = 0V$$

A partir de allí, el capacitor se va cargando y V_0 crece en forma exponencial hasta llegar al valor de V_{CC}, para 't' que tiende a infinito;

$$V_0 = V_f = V_{CC}$$

reemplazando valores

$$V_0 = V_{CC} + (0 - V_{CC})e^{\frac{-t}{\tau}}$$

$$V_0 = 5(1 - e^{-1}) = 5(1 - 0.368)$$

$$V_0 = 3.16\ V$$

Para ese instante de tiempo ($t = t_1$) el circuito queda en las siguientes condiciones:





Figura 4.9.

Conmutamos ahora las llaves y observamos la salida para el instante $t = t_1+$, que como ya sabemos es in infinitésimo después del t_1.





C. P/alto

Figura 4.10.



La gráfica correspondiente es:



Figura 4.11.

A partir de $t = t_1$, comienza a aumentar el valor de tensión en el capacitor por lo que disminuye la tensión de salida V_0.

Conmutemos nuevamente las llaves ahora para $t = t_2 = 3$ mseg, pero antes debemos analizar el comportamiento del circuito entre t_1 y t_2. De la gráfica podemos apreciar que el valor inicial para este ciclo es:

$$V_s = 8.16\,V\ (t = t_1+)$$

y la tensión final:

$$V_f \cong 0V$$

reemplazando en:

$$V_0 = V_f + (V_s - V_f)e^{\frac{-t}{\tau}}$$

$$V_0 = 0 + (8.16 - 0)e^{\frac{-t_2 - t_1}{\tau}}$$

$$V_0 = 1.10V$$

Con lo que $V_2 = 1.10$ V, como se observa en la gráfica



NOTA: OBSERVE EL VALOR DE TENSIÓN QUE PRESENTA EL CAPACITOR Y LA POLARIDAD

Figura 4.12.

Conmutemos ahora las llaves ($t = t_2$) y observemos lo que ocurre un infinetésimo después ($t = t_2+$)



Figura 4.13.

A partir de t_2, el capacitor comienza a cargarse hasta el valor de V_{CC} para 't' que tiende a infinito.

2.- OSCILADORES CON C.I. CMOS

En esta sección describiremos diversos osciladores de onda cuadrada que pueden ser construidos con elementos lógicos CMOS. Estos circuitos ofrecen las siguientes características:

- Arranque garantizado
- Estabilidad relativamente buena respecto a V_{DD}
- Rango amplio de alimentación (V_{DD})

- Frecuencia de operación hasta 15 MHz
- Bajo consumo
- Facilidad de interface con otras familias lógicas

2.1.- OSCILADOR CON INVERSORES

Cualquier número impar de inversores lógicos oscilara si se conectan en ANILLO, según se muesta en la fig. 4.14.



Figura 4.14.

Realicemos un diagrama temporal, para lo cual supondremos que en V_C se ha producido un '1'. Ese '1' se aplica al inversor 'A' y al cabo de tpd (retardo del inversor) aparece un cero en V_A, el cual es aplicado al inversor 'B', y después de tpd aparece un '1' en V_B, que es aplicado al inversor 'C', que luego de tpd aparece un cero en V_C, y así sucesivamente. Este comportamiento lo vemos en la Fig. que sigue:



Figura 4.15.

La frecuencia de operación esta determinada por el tiempo total de retardo de propagación a través del anillo y esta dado por:

$$f = \frac{1}{2\,n\,tpd}$$

donde

- f: frecuencia de oscilación
- tpd: tiempo de propagación por inversor
- n: número de inversores

Este no es un oscilador práctico, ya que la única forma de variar la frecuencia es agregar o quitar inversores. Por otra parte la frecuencia de oscilación es fuertemente dependiente de la alimentación y la capacidad de carga total como se observa en la gráfica tpd/CL.

2.2.- OSCILADOR CON INVERSORES Y RED RC



Figura 4.16.

En la Fig. 4.16. observamos un oscilador muy conveniente que supera los problemas del anterior ya que la frecuencia de operación depende de la red RC.. Mayor estabilidad se consigue cuanto más grande sea R, ya que de esa forma será independiente (la cte. RC) de cualquier variación de la resistencia de salida del

CMOS. La función de transferencia se considera ideal, es decir el umbral se encuentra en $V_{DD}/2=V_T$.
Como se puede observar, la malla RC responde a un circuito integrador. Comencemos con el análisis considerando que el capacitor esta descargado y que al energizar el circuito, para $t=t_0+$, $V_2=0$, $V_0=V_{DD}$, entonces:



Figura 4.17.

Vemos en el diagrama temporal que, V_C comienza a crecer hasta llegar a V_T en el tiempo $t=t_1$. Entre t_0 y t_1-, el potencial a la entrada del inversor 'A' se considera un '0', pero cuando $V_c=V_T+\Delta V$ (para $t=t_1+$) ese potencial corresponde a un '1', por lo que $V_2=V_{DD}$ y $V_0=0V$, con lo que esta malla RC se comporta ahora como un circuito derivador, tal como se muestra a continuación.



Figura 4.18.

Los diodos representan parte del circuito de protección de entrada de la CMOS. Cuando el circuito conmuta (t_1), si no estuviese D_1, V_C alcanzaría el valor de:

$$V_C=V_{DD}+V_T$$

con el diodo incluido:

$$V_C=V_{DD}+V_D \qquad V_D=0.7V$$

A partir de T_1, la malla RC actúa como derivadora (pasaalto) y el potencial V_C va disminuyendo hasta alcanzar nuevamente el valor de V_T, en donde se produce una nueva conmutación ($t=t_2$).
Para $t=t_2$-, el capacitor se encuentra cargado al valor v_T.

$$V_C \cong V_T$$

para $t=t_2+$, la situación es la siguiente:



Figura 4.19.

Si no existiese D_2; $-V_C=-V_T=-V_{DD}/2$
Incluyendo D_2

$$V_C=-V_D=-0.7V$$

CALCULO DE TIEMPOS

Observese que el 1° semiperíodo es distinto a los demás, por lo que la señal se considera periódica a partir de t_1 en donde el período es igual a

$$T=T_1+T_2$$

donde:

$$T_1=t_2-t_1$$

$$T_2=t_3-t_2$$

Para el cálculo de tiempos utilizamos la ecuación ya vista.

$$V_0 = V_f + (V_s - V_f)e^{\frac{-t}{\tau}}$$

CALCULO 1° SEMIPERIODO

$$T_0 = t_1 - t_0$$
$$V_0 = V_c$$

Despejando t:

$$t = \tau \ln \frac{V_f - V_s}{V_f - V_c}$$

para $t = t_1$; $V_f \to VDD$; $V_s = 0$; $V_c = \frac{VDD}{2}$

reemplazando

$$\boxed{T_0 = R_c \ln \frac{VDD - 0}{VDD - \frac{VDD}{2}}}$$

$$\boxed{T_0 = 0.69RC}$$

CALCULO 2° SEMIPERIODO

$$T_1 = t_2 - t_1$$

para $t = t_2$; $V_f \to 0$; $V_s \to VDD + VD$; $V_c = \frac{VDD + VD}{2}$

reemplazando

$$T_1 = R_c \ln \frac{0 - (VDD + VD)}{0 - \frac{VDD}{2}}$$

$$T_1 = R_c \ln 2 \frac{VDD + VD}{VDD}$$

Si consideramos VDD >> VD

$$\boxed{T_1 \cong 0.69RC}$$

CALCULO 3° SEMIPERIODO

$$T_2 = t_3 - t_2$$

para t = t; $V_f \to VDD$; $V_s \to -VD$; $V_c = \frac{VDD}{2}$

reemplazando

$$T_2 = R_c \ln \frac{VDD + VD}{VDD - \frac{VDD}{2}}$$

$$T_2 = R_c \ln 2 \frac{VDD + VD}{VDD}$$

Si consideramos VDD >> VD

$$\boxed{T_2 \cong 0.69\ RC}$$

CALCULO DEL PERIODO

$$T_2 = T_1 + T_2$$

$$\boxed{T \cong 1.38\ RC}$$

$$\boxed{f = \frac{1}{T} = \frac{0.725}{RC}}$$

2.3.- OSCILADOR CON DOS INVERSORES

Un oscilador muy popular es el que se muestra en la Fig. 4.20. la única característica indeseable de este circuito es que puede no oscilar. Esto se demuestra fácilmente permitiendo que el capacitor alcance el valor cero. Esto demuestra que existiría algún valor de C en el cual el circuito dejará de oscilar. El oscilador de tres inversores oscilará independientemente del valor de C.



Figura 4.20.

A continuación presentamos el análisis circuital de este oscilador:

$$V_c = V_f + (V_s - V_f)e^{\frac{-T_1}{\tau}}$$

Para $t = T_1$

$V_c = VT$ (Tensión umbral)
$V_s = VDD + VD$ (VD : caída diodo)
$V_f = 0V$

Reemplazando:

$$VT = 0 + (VDD + VD - 0)e^{\frac{-T_1}{\tau}}$$

Despejando T_1 :

$$T_1 = R_c * \ln\left(\frac{V_{DD} + V_D}{V_T}\right) \quad (4)$$

Para $t = T_2$

$V_c = V_T$
$V_s = -V_D$
$V_f = V_{DD}$

Reemplazando:

$$V_T = V_{DD} + (-V_D - V_{DD})e^{\frac{-T_2}{\tau}}$$

Despejando:

$$T_2 = R_c * \ln\left(\frac{VDD + VD}{VDD - VT}\right) \quad (5)$$

El período será:

$$T = T_1 + T_2$$

$$T = R_c * \ln\left(\frac{(VDD + VD)^2}{(VDD - VT)}\right) \quad (6)$$

Como podemos observar en la ecuación (6) el período T es dependiente de los cambios de VDD y VT. Sabemos que VT podrá variar de un integrado a otro del 30% al 70% de VDD.

Podemos simplificar la ecuación (6) si aceptamos que.

$$VDD >> VD$$

$$VT \cong 0.5\ VDD$$

$$\boxed{T = 1.4\ RC}$$

El análisis hecho es válido solo para bajas frecuencias (hasta 50 KHz). Arriba de la frecuencia mencionada debe ser tenido en cuenta que:

1.- El diodo de protección de entrada a VDD posee una resistencia y capacidad que deberan ser tenidos en cuenta, ya que no pueden ser despreciables respecto de RC.

2.- Se deberá tener en cuenta además el diodo de entrada a Vss por el mismo motivo.

3.- Hay una impedancia de salida finita asociada a cada inversor la que esta en serie con la resistencia en la malla RC. Ya que esta resistencia cambia con VDD (a alta frecuencia donde el resistor esterno se vuelve pequeño) la estabilidad del oscilador decrece con pequeñas variaciones de VDD.

4.- Debemos sumar el tiempo de retardo de los inversores. Y como los mismos varían con VDD, un pequeño cambio en VDD harán lo propio con la frecuencia. Las características negativas del circuito de protección de entrada pueden ser parcialmente compensadas con la adición de una resistencia serie tal como se muestra en la Fig. 4.21 y cuyo análisis circuital y forma de ondas veremos a continuación.



Figura 4.21.

2.4.- CONTROL CICLO DE TRABAJO

El ciclo de trabajo esta definido como la relación existente entre el NO pulso y el período tal como se muestra en la fig. 4.22.



$$D = \frac{T_2}{T}$$

$$T = T_1 + T_2$$

Figura 4.22.

Podemos lograr controlar el ciclo de trabajo de un oscilador tal como se muestra en la fig. 4.23.

El resistor R_1 queda parcialmente en corto según circule la corriente, por lo tanto tendremos dos constantes de tiempo:

$$\boxed{\begin{aligned} \tau_1 &= C\,(R_1 + R_2) \\ \tau_2 &= C\,(K\,R_1 + R_2) \end{aligned}}$$



Figura 4.23.

1>>>K>>>0

Se podría agregar otro resistor en serie con R_1 y R_2 con el objeto de ajustar la frecuencia. (Fig. 4.24.)



Figura 4.24.

2.5.- OSCILADORES CON ENTRADA DE HABILITACIÓN

El oscilador implementado con dos inversotes puede ser modificado a los efectos de que oscile o no según una entrada de control. Tal circuito se observa en la Fig. 4.25.

Comencemos el análisis para t = t_0-. A la salida de la compuerta NAND tenemos un '1' (V_{DD}), por lo que $V_0 = 1V$, en esas condiciones el capacitor se encuentra cargado a V_{DD}. Cuando la entrada 'E' de la compuerta NAND se hace '1', el circuito conmuta y en la salida de la compuerta NAND , tenemos un cero ($V_1 = 1$) y en $V_0 = 0$. La salida $V_0 = V_{DD}$ se suma al potencial del capacitor, obteniendo en V_c la suma de ambos, es decir:

$$\boxed{V_c = 2V_{DD}}$$



Figura 4.25.

El valor de $V_c = 2V_{DD}$ se alcanza debido a que existe la resistencia de entrada R_s en la compuerta NAND quedando el siguiente circuito equivalente:



D_1 y D_2 ; diodos entrada compuerta

Figura 4.26.

Sí $R_s = 0$; entonces $V_c \cong V_{DD} + V_D$

CALCULO DE T_0

$$V_f = 0;\ V_s = 2V_{DD}\ V_c = V_T = \frac{V_{DD}}{2}$$

Reemplazando

$$T_0 = RC \ln \frac{V_f - V_s}{V_f - V_c}$$

$$T_0 = RC \ln \frac{0 - 2V_{DD}}{0 - \frac{V_{DD}}{2}}$$

$$T_0 = RC \ln 4$$

$$\boxed{T_0 = 1.38\,RC}$$

CALCULO DE T_1

$$V_f = V_{DD};\ V_s = -\frac{V_{DD}}{2};\ V_c = \frac{V_{DD}}{2}$$

$$T_1 = RC \ln \frac{V_{DD} + \frac{V_{DD}}{2}}{V_{DD} + \frac{V_{DD}}{2}}$$

$$T_1 = RC \ln 3$$

$$\boxed{T_1 = 1.1\,RC}$$

CALCULO DE T_2

$$V_f = 0;\ V_s = V_{DD} + \frac{V_{DD}}{2};\ V_c = \frac{V_{DD}}{2}$$

$$T_2 = RC \ln \frac{0 - \frac{3}{2}V_{DD}}{0 - \frac{V_{DD}}{2}}$$

$$T_2 = RC \ln 3$$

$$\boxed{T_2 = 1.1\,RC}$$

PERIODO: $T = T_1 + T_2$

FRECUENCIA:

$$f = \frac{1}{T} = \frac{0.4545}{RC}$$

El circuito anterior habilita con un '1' de entrada. El circuito que sigue habilita con un '0'. Su análisis es exactamente igual.



Figura 4.27.

En estos circuitos la duración del pulso de salida depende del instante en que se da la señal para deshabilitar al oscilador. Para evitar esto se propone el circuito de la Fig. 4.28.
Analicemos el circuito de la Fig. 4.28. y comencemos suponiendo que Ck=0



Figura 4.28.

Si Ck = 0 , $V_0 = 0$ (ya que la salida de $A_1 = 1$), la compuerta A_4 esa abierta y a la salida A_2 se tiene E y la salida de $A_3 = \overline{E}$. Si E= 1 la salida de A_2 =1, la compuerta A_1 esta abierta por lo que $V_0 = Ck$. Supongamos la siguiente situación Ck = 1 ; E = 1, con lo que las salidas de las compuertas quedan:

$$A_4 = 1;\ A_2 = 1;\ A_3 = 0;\ A_1 = 0;\ V_0 = 1$$

Si ahora cambia E antes que Ck, es decir Ck=1; E = 0, las salidas son:

$$A_4 = 1;\ A_2 = 1;\ A_3 = 1;\ A_1 = 0;\ V_0 = 1$$

Como vemos la salida de A_2 sigue siendo 1 con lo que A_1 esta abierta, es decir $V_0 = Ck = 1$. De esta forma vemos que no se puede cortar de salida cuando E va a cero.

Si en estas condiciones, ahora además de E = 0, Ck va a cero, entonces

$$A_4 = 1;\ A_1 = 1;\ A_3 = 1;\ A_2 = 0;\ V_0 = 0$$

Con A_2=0 se bloquea A_1 y se completa en V_0 el pulso de Ck.

Veamos ahora que ocurre cuando la entrada de E va a 1 mientras Ck = 0

$$A_4 = 0;\ A_1 = 1;\ A_3 = 0;\ A_2 = 1$$

Esto significa que la compuerta A_2 cuya salida es 1 habilita a la compuerta A_1, permitiendo que pase el siguiente pulso de Ck.

Si E va a 1 mientras Ck=1, A_4 esta cerrada y A_2 y A_3, no pueden responder al cambio hasta que Ck vaya a 0. La situación es:

$$A_1 = 1;\ A_2 = 0;\ A_3 = 1;\ A_4 = 1;\ V_0 = 0$$

Con lo que A_1 y A_3 están bloqueadas.

Solo cuando Ck va a 0, se habilita A_1 dejando pasar el siguiente pulso de Ck.

En esas condiciones:

$$Ck=0;\ E=1$$

$$A_1 = 1;\ A_2 = 1;\ A_3 = 0;\ A_4 = 0;\ V_0 = 0$$

De esta forma bloqueamos un pulso 'parcial' en Ck al comienzo de la habilitación.

2.6.- OSCILADORES CON TRIGGER DE SCHMITT

El Trigger de Schmitt o disparador de Schmitt es un dispositivo que presenta dos niveles de comparación y entrega un '0' o un '1' según se superen o no esos valores.



Figura 4.29.

La interpretación de esta función de Transferencia es la siguiente:

Suponemos partir con $V_i = 0$ y aumentamos el potencial de entrada, la salida V_0 es igual a V_{DD} hasta tanto no se supere V_{TU}, que es el nivel de disparo superior.

Un incremento a partir de ese potencial (V_{TU}) hace que $V_0 = 0$.

Si estando por encima de V_{TU} (V_0=0), comenzamos a disminuir V_i, su salida (V_0) permanece en 0 V hasta que V_i no caiga por debajo de V_{TL}, que es el nivel inferior de disparo, en cuyo caso $V_0 = V_{DD}$.

Realicemos un diagrama temporal para una señal cualquiera:



Figura 4.30.

APLICACIÓN EN OSCILADORES

Cuando se energiza el circuito para $t = t_0$ el capacitor se encuentra descargado por lo tanto la entrada del inversor esta a 0V y su salida a V_{DD}. A medida que transcurre el tiempo C se va cargando a través de R y al alcanzar el valor de $V_c = V_{TU}$, la salida del inversor va a 0V. A partir de allí el capacitor se descarga, a través de R, hasta alcanzar el valor de $V_c = V_{TL}$, potencial que hace que la salida conmute a V_{DD}, y comienza a cargarse nuevamente el capacitor repitiendo nuevamente el ciclo.



Figura 4.31.

CALCULO DE TIEMPOS

Para el semiperíodo T_0

$V_s = 0$; $V_f = V_{DD}$; $V_c = V_{TU}$

$$T_0 = RC \ln \frac{V_f - V_s}{V_f - V_c}$$

Fórmula general del tiempo

$$T_0 = RC \ln \frac{V_{DD} - 0}{V_{DD} - V_{TU}}$$

para $t = T_1$

$V_s = V_{TU}$; $V_f = 0$; $V_c = V_{TL}$

Reemplazando:

$$T_1 = RC \ln \frac{V_{TU}}{V_{TL}}$$

para $t = T_2$

$V_s = V_{TL}$; $V_f = V_{DD}$; $V_c = V_{TU}$

Reemplazando:

$$T_2 = RC \ln \frac{V_{DD} - V_{TL}}{V_{DD} - V_{TU}}$$

CALCULO DE LA FRECUENCIA

$$f = \frac{1}{T} = \frac{1}{T_1 + T_2}$$

VALORES TÍPICOS DE LA TENSIÓN UMBRAL			
	$V_{DD} = 5$ V	$V_{DD} = 10$ V	$V_{DD} = 15$ V
V_{TL}	1.4 V	3.2 V	5.0 V
V_{TU}	3.0 V	6.0 V	9.0 V

2.7.- OSCILADORES A CRISTAL

La estabilidad de frecuencia de un oscilador depende de la malla de realimentación. Para alta estabilidad se usan en dicha malla de CRISTALES DE CUARZO. Un cristal es una delgada pieza de cuarzo montada entre dos electrodos. Del punto de vista eléctrico se asemeja a un pequeño capacitor de 5 o 6 pF, excepto en que en ciertos rangos de frecuencia el cristal presenta una reactancia positiva (inductiva). En este rango de reactancia positiva se originan las propiedades piezoeléctricas del cuarzo: comprimiéndolo genera un capo eléctrico y exitándolo se observa una deflexión mecánica. Si se aplica un campo eléctrico alterno y es tal que se aproxima a la resonancia mecánica, en ese caso la reactancia que se presenta al cristal se vuelve positiva (inductiva).



Figura 4.32.



Figura 4.33.

R_1 , C_1, L_1: representan las propiedades eléctricas del cristal y dependen de las propiedades mecánicas.
C_0: capacidad de los electrodos y del montaje mecánico

VALORES TÍPICOS				
f_0	R_1	L_1	C_1	C_0
MHz	OHM	mH	pF	pF
2.000	100	520.00	0.012	4.0
4.608	36	117.00	0.010	2.9
11.250	19	8.38	0.024	5.4

Cristales Serie Vs. Paralelo: La frecuencia de resonancia serie (fs) de un cristal es la frecuencia a la cual L_1 y C_1 están en resonancia.

$$fs = \frac{1}{2\pi\sqrt{LC}}$$

La frecuencia de resonancia paralela (fa) o de ANTIRRESONANCIA, está dada por la inclusión de C_0 más las capacidades externas asociadas (C_i). Los circuitos resonantes paralelos oscilan entre fs y fa:

$$fa = \frac{1}{2\pi\sqrt{\frac{L_1 C_1 (C_1 + C_0)}{C_1 + L_1 + L_1}}}$$

Para operar el cristal a fs, el amplificador tiene que ser un NO INVERSOR. Si un cristal SERIE se coloca en un oscilador que tiene un amplificador INVERSOR, este oscilará en resonancia paralelo a una frecuencia ligeramente superior a fs:

$$fa \cong 1.0002\ fs$$

Los circuitos resonantes paralelos trabajan mejor con amplificadores que tienen una muy alta impedancia de entrada, por lo que son mas adecuados para trabajar con C.I.CMOS.



$$10\,pF < C < 30\,pF$$
$$1K < R < 10K$$

Figura 4.34.

Resonancia Serie: Los osciladores resonantes serie utilizan amplificadores NO INVERSORES.

VALORES TÍPICOS DE R EN OHMS		
TTL	TTL - LS	CMOS
330	1K	1M



Figura 4.35.

3.- CIRCUITO MONOESTABLE

El circuito monoestable posee un solo estado estable



Figura 4.36.

Es un circuito muy sensible al ruido, por lo que se aconseja tomar las siguientes precauciones:

1.- Conservar la longitud de los terminales RC tan cortas como sea posible con el objeto de minimizar las capacidades parásitas.

2.- Coloque un capacitor de $0.1\mu F$ de cerámica entre V_{DD} y MASA, lo más cerca posible de los terminales del monoestable.

3.- La salida del monoestable debe estar lo mas lejos posible del capacitor C.

4.- Conserve el monoestable lejos de fuentes de ruido y de todos los conductores que contengan señales de ruido o transporten fuertes corrientes conmutadas.

A continuación describiremos algunos circuitos típicos con compuertas CMOS.



Figura 4.37. A



Figura 3.37.B

En la Fig. 4.37.B., T_i siempre es mayor que T_0

$$V_c = V_f + (V_s - V_f)e^{\frac{-t}{\tau}}$$

$$V_f = 0 \; ; \quad V_s = V_{DD}$$

$$\text{Para } t = T_0 \rightarrow V_c = VT = \frac{V_{DD}}{2}$$

$$\frac{V_{DD}}{2} = 0 + (V_{DD} - 0)e^{\frac{-T_0}{\tau}}$$

$$\boxed{T_0 = \tau * \ln 2 = 0.69\ RC}$$

El circuito de la Fig. 4.38 permite que la duración del pulso de entrada (T_i) sea menor que el de salida (T_0).

(A):Disparo pulso negativo



Ti < To



Figura 3.38.

$$VR = V_f + (V_s - V_f)e^{\frac{-t}{\tau}}$$

$$V_f = 0 \; ; \quad V_s = V_{DD}$$

$$\text{Para } t = T_0 \rightarrow VR = VT = \frac{V_{DD}}{2}$$

$$\frac{V_{DD}}{2} = 0 + (V_{DD} - 0)e^{\frac{-T_0}{\tau}}$$

$$\boxed{T_0 = \tau * \ln 2 = 0.69\ RC}$$



Figura 4.39.

Debido a que el umbral (VT) puede variar de un integrado a otro, es que el cálculo del tiempo es bastante impreciso, tal como se observa en la Fig. 4.39.

3.1.- MONOESTABLE COMPENSADO



$VT_1 = 67\%\ V_{DD}$

$VT_1 = 67\%\ V_{DD}$

Figura 4.40.

La ventaja de usar dos inversores de un mismo chip (pastilla) es que tienen similar VT. En ese caso si $R_1.C_1 = R_2.C_2$, los efectos de variaciones en el umbral son cancelados, tal como puede apreciarse en el gráfico de tiempos.
Los circuitos hasta aquí vistos (monoestables) se denominan NO REDISPARABLES ya que una vez disparado, (mientras su salida permanece en alto) no aceptan nuevos pulsos de disparo.

3.2.- MONOESTABLE REDISPARABLE

Puede Ser disparado cuando su salida está en estado alto. Cada vez que se dispara comienza el ciclo.



Figura 4.41.

Los siguientes son Circuitos Integrados comerciales : CD 4528 - CD 4538 - 74HC121 - 74HC123 - 74121 - 74123.

CIRCUITO TIMER (555)

Un circuito muy popular que se utiliza básicamente como oscilador o circuito monoestable, es el CI 555. Un diagrama de este circuito se muestra en la fig. 4.42.



Figura 4.42.

FUNCIÓN TRANSFERENCIA DE LOS COMPARADORES



Figura 4.43.

TABLA DE VERDAD DEL FFSR

RESET	SR	Q
1	0 0	Q_n
1	0 1	0
1	1 0	1
1	1 1	-
0	X X	0

La función del transistor T_x, es el de una llave, que está abierta (sí Q = 0) o cerrada (Q = 1).
Hechas estas consideraciones, podemos analizar el funcionamiento de los circuitos de aplicación que se muestran a continuación.

FUNCIONAMIENTO ESTABLE



Figura 4.44.

Observe que las entradas de los comparadores están unidas y conectadas a la unión de RB y C.
Al energizar el circuito (t_0 = 0), el capacitor se encuentra descargado y comienza a cargarse a través de RA + RB. Como la entrada del comparador 2 esta por debajo del 1/3 V_{CC}, la salida (out- pin 3) se encuentra a V_{CC}, ya que $V_{c2} = 1$, por los que el FF esta seteado. Hasta tanto el potencial sobre el capacitor no alcance el

valor de 2/3 V_{CC}, no hay cambios. Cuando $V_c = 2/3\ V_{CC}$, la salida del comparador 1 se vuelve '1' y resetea al FF con lo que la salida OUT (pin 3) va a 0V y el T_x (pin 7) se satura, descargando el capacitor a través de RB; así continúa el ciclo hasta que $V_c = 1/3\ V_{CC}$ en donde el comparador 2 setea al FF y la salida OUT va a V_{CC}, el T_x se corta y el capacitor comienza a cargarse a través de RA + RB hasta que $V_c = 2/3\ V_{CC}$.

CALCULO DE TIEMPOS:

$$V_0 = V_f + (V_s - V_f)\, e^{\frac{-t}{\tau}}$$

$$T = RC \ln \frac{V_s - V_f}{V_0 - V_f}$$

CALCULO T_0

$V_s = 0V$; $V_f = V_{CC}$; $V_0 = 2/3\ V_{CC}$

$$T_0 = (R_A + R_B)\, C \ln \frac{0 - V_{CC}}{\frac{2}{3} V_{CC} - V_{CC}}$$

$$T_0 = (R_A + R_B)\, C \ln 3$$

$$\boxed{T_0 = 1.1\, RC}$$

CALCULO T_1

$V_s = 2/3\ V_{CC}$; $V_f = 0$; $V_0 = 1/3\ V_{CC}$

$$T_1 = R_B\, C \ln \frac{\frac{2}{3} V_{CC} - 0}{\frac{1}{3} V_{CC} - 0}$$

$$T_1 = R_B\, C \ln \frac{6}{3}$$

$$\boxed{T_1 = 0.693\, R_B\, C}$$

CALCULO T_2

$V_s = 1/3\ V_{CC}$; $V_f = V_{CC}$; $V_0 = 2/3\ V_{CC}$

$$T_2 = (R_A R_B)\, C \ln \frac{\frac{1}{3} V_{CC} - V_{CC}}{\frac{2}{3} V_{CC} - V_{CC}}$$

$$T_2 = (R_A + R_B)\, C \ln \frac{6}{3}$$

$$\boxed{T_2 = 0.693\, (R_A + R_B)\, C}$$

CALCULO PERIODO: T

$$\boxed{T = T_1 + T_2 = 0.693\, (R_A + 2R_B)\, C}$$

CALCULO FRECUENCIA: f

$$f = \frac{1}{T} = \frac{1.44}{(R_A + 2R_B)C}$$

CICLO DE TRABAJO: D

$$D = \frac{T_1}{T} = \frac{R_B}{R_A + 2R_B}$$

Operación monoestable



Figura 4.45.

CALCULO DE T:

$V_s = 0$; $V_f = V_{CC}$, $V_0 = 2/3\ V_{CC}$

$T = RC \ln 3$

$$T = 1.1\ RC$$

Mientras la salida (OUT) esté a V_{CC}, pulsos de disparo sobre la entrada de Trigger no afectan al circuito. Sin embargo, el circuito puede ser reseteado en estas condiciones (OUT = V_{CC}) mediante la aplicación de un pulso negativo en la entrada RESET.

4.- CIRCUITOS VARIOS

4.1.- CIRCUITOS DE RETARDO CON TRIGGEER DE SCHMITT

Tetardo Flanco Ascendente



Retardo Ambos Flancos



Figura 4.46.



Figura 4.47.

4.2.- DETECTOR DE FLANCO CON TRIGGER DE SCHMITT









Figura 4.48.

4.3.- CIRCUITO DE RESET PARA ENCENDIDO (Power On Reset)





Figura 4.49.

4.4.- CIRCUITOS DE RETARDO CON COMPUERTAS

Símbolo



Diagrama Temporal



Figura 4.50.

4.4.1.- DOBLADOR DE FRECUENCIA I



Figura 4.51.

El circuito de retardo puede ser realizado de la siguiente forma:

A.- Retardos pequeño



Figura 4.52.

B.- Retardos Grandes



Figura 4.53.

4.4.2.- DOBLADOR DE FRECUENCIA II



Figura 4.54.



Figura 4.55.

4.4.3.- DISCRIMINADOR DE PULSOS



Figura 4.56.

CAPÍTULO V

Circuitos Secuenciales

Circuitos Secuenciales

1.- INTRODUCCION

En los circuitos secuenciales, las salidas no dependen solamente del estado actual de las entradas, como en los circuitos combinacionales, sino que también dependen de cómo han ido cambiando esas entradas en el tiempo.

Existen dos tipos de cursitos secuenciales:

SÍNCRONOS: Necesitan del concurso de un pulso de reloj para modificar su situación actual. Según que la entrada participe o no de la salida se clasifican en circuitos MEALY o de MOORE respectivamente.

ASÍNCRONOS: Estos circuitos evolucionan cuando cambian sus entradas.

Las figuras 5.1. y 5.2. muestran los esquemas generales de cada uno de estos circuitos.

1.1.- DIAGRAMA CIRCUITO SECUENCIAL SÍNCRONO



Figura 5.1.

1/10/19

1.2.- DIAGRAMA CIRCUITO SECUENCIAL ASÍNCRONO



Figura 5.2.

2.- ANÁLISIS Y DISEÑO DE CIRCUITOS SECUENCIALES

2.1.- CIRCUITOS SECUENCIALES ASÍNCRONOS

Supongamos como ejemplo el siguiente circuito:



Figura 5.3.

Los retardos de propagación introducidos por las compuertas están representados por un único bloque con el símbolo:



Figura 5.4.

Introduciendo este bloque en el circuito original:



Figura 5.5.

2.1.1.- PASOS DE ANÁLISIS

1.- Ecuaciones de excitación
2.- Tabla de excitación
3.- Tabla de transición
4.- Tabla de salida
5.- Diagrama de flujo

Ecuaciones de excitación: Abriendo el lazo de realimentación:



Figura 5.6.

$$\boxed{Q = q.R + \overline{S}}$$

Para $t > \tau$ $\quad Q = q$ (circuito en reposo – estable)
Para $t < \tau$ $\quad Q \neq q$ (circuito excitado - inestable)

Gráficamente:



Figura 5.7.

Tablas de Excitación: la tabla de excitación se obtiene de la ecuación de excitación.



Figura 5.8.

Tabla de Transición: La tabla de transición nos indica como evoluciona el circuito frente a los cambios en sus entradas primarias y secundarias. Todo circuito tiene estados ESTABLES e INESTABLES. Un estado se denomina estable cuando su salida secundaria es igual a su entrada secundaria ($q = Q$). Un estado inestable es aquel en el cual la salida secundaria es distinta a su entrada secundaria ($q \neq Q$).

Figura 5.9.

Veamos a continuación como evoluciona un circuito cuando se encuentra en un estado de inestabilidad:
Tomemos el estado inestable de la primera celda (SRq = 000).



Al cabo de τ, $q \rightarrow 1$, lo que el circuito evoluciona según lo indica la flecha (SRq = 001). Al igual, que la celda que le sigue (SRq = 010) pasa a (SRq = 011).
Para la celda (SRq = 101), al cabo de τ, $q \rightarrow 0$, por lo que la transición es hacia el estado estable de la celda (SRq = 100).

Figura 5.10.

Tabla de Salida: Provee información sobre la salida primaria y se construye mediante las ecuaciones de salida.

$Q = q \cdot R + \overline{S}$ → Salida primaria y secundaria
$\overline{Q} = \overline{q} + \overline{R}$ → Salida primaria



Figura 5.11.

Diagrama de Flujo: Este diagrama se construye a partir de la tabla de transiciones, indicando en este diagrama las entradas y salidas primarias.



Figura 5.12.

2.1.1.- EJEMPLO DE ANÁLISIS I



Figura 5.13.

Redibujando el circuito incluyendo los retrasos (τ):1



Figura 5.14.

Ecuaciones de excitación:

$$Q_0 = \overline{x}\,(q_1 \oplus q_0) = \overline{x}\,(\overline{q}_1 \cdot q_0 + q_1 \cdot \overline{q}_0)$$

$$Q_1 = \overline{(x \cdot q_1)} \cdot \overline{(\overline{x}\ q_0)} = x \cdot q_1 + \overline{x} \cdot q_0$$

Tabla de excitación

$q_1\,q_0$ \ x	0	1
0 0	0 0	0 0
0 1	1 1	0 0
1 1	1 0	1 0
1 0	0 1	1 0
	↑↑ Q_1Q_0	

Tabla de transición

$q_1\,q_0$ \ x	0	1
0 0	(0 0)	(0 0)
0 1	1 1	0 0
1 1	1 0	1 0
1 0	0 1	1 0

Figura 5.15.

Para los estados $q_1\,q_0\,x = 010$, 110, y 100 el circuito evoluciona en un ciclo cerrado con poriodo 3 τ (OSCILA)
Para $q_1\,q_0 = 0$, el circuito permanece en este estado indefinidamente.

Tabla de Salida: Como $Q_0 = Z_0$ y $Q_1 = Z_1$ no necesitamos ecuación de salida y la tabla es la misma que la tabla de excitación.

Diagrama de flujo:



Figura 5.16.

2.1.1.2.- EJEMPLO DE ANÁLISIS II

Realizaremos ahora el análisis de un sistema ya construido adecuadamente elegido, lo que nos permitirá observar todos los fenómenos que puedan presentarse en el sistema.



Figura 5.17.

Ecuaciones de excitación

$$Q_1 = q_1.\overline{q}_2 + \overline{x}_1.x_2 + \overline{q}_1.q_2(\overline{x}_1 + x_2)$$
$$Q_2 = \overline{x}_1.x_2 + \overline{q}_1.q_2 + x_1.\overline{q}_1 + x_2.\overline{q}_2$$
$$Z_1 = \overline{q}_1.x_2 + \overline{x}_1.x_2$$
$$Z_2 = \overline{x}_1.\overline{q}_2 + \overline{x}_1.q_2$$

Tabla de excitación – Tabla de transición:

$q_1 q_2$ \ $x_1 x_2$	0 0	0 1	1 1	1 0
0 0	(0 0)	1 1	0 1	0 1
0 1	1 1	1 1	1 1	(0 1)
1 1	0 0	(1 1)	0 0	0 0
1 0	(1 0)	1 1	1 1	(1 0)

$Q_1 Q_2$

Figura 5.18.

Tabla de salida:

$q_1 q_2$ \ $x_1 x_2$	0 0	0 1	1 1	1 0
0 0	0 1	1 1	1 0	0 0
0 1	0 1	1 1	1 0	0 0
1 1	0 1	1 1	0 0	0 0
1 0	0 0	1 0	0 0	0 0

$Z_1 Z_2$

Figura 5.19.

Diagrama de flujo:



Figura 5.20.

2.1.1.3. CARRERAS

El retardo en la propagación (τ) no está concentrado sino distribuido además no son todos iguales. Es por ello que debemos estar atentos a los cambios de estado producidos si se tiene en cuenta este hecho.

Supongamos un circuito secuencial cuyas ecuaciones de excitación y salida son :

$$Q_1 = q_1 \cdot q_0 + q_1 x + \overline{q}_0 x \overline{y}$$
$$Q_0 = \overline{q}_1 \cdot q_0 x \overline{y} + \overline{q}_1 \overline{q}_0 y + \overline{x} y + q_1 \overline{q}_0 \overline{x}$$
$$Z = q_1 \cdot q_0 + q_0 \overline{x}$$

La tabla de excitación / transición es:

$q_1 q_0$ \ x y	0 0	0 1	1 1	1 0
0 0	(0 0)	0 1	0 1	1 0
0 1	0 0	(0 1)	0 0	0 1
1 1	1 0	(1 1)	1 0	1 0
1 0	0 1	0 1	(1 0)	(1 0)

Figura 5.21.

El diagrama de flujo es:



Figura 5.22.

Existen dos transiciones de estados que pueden ser erróneas ya que podríamos obtener caminos diferentes según sean los retrasos.

Veamos:

$q_1\,q_0$ \ x y	0 0	0 1	1 1	1 0
0 0	0	x	x	x
0 1	x	0	x	0
1 1	x	0	x	x
1 0	x	x	0	0

Esta transición errónea se denomina CARRERA, pues dos variables compiten por cambiar

$\tau_0 > \tau_1$ $\tau_0 < \tau_1$ CARRERA CRITICA

Figura 5.23.

Otro problema asociado a la diferencia en los retardos son los denominados FENÓMENOS ALEATORIOS.

2.1.1.4.- FENÓMENOS ALEATORIOS ESTÁTICOS

Sea $f = a + \bar{a}$



Figura 5.24.

No se tuvo en cuenta el retardo de la compuerta OR

Sea $Z = \sum 2, 4, 5, 6$

$Z = q_0\bar{x} + q_1\bar{q}_0$

$q_1\,q_0$ \ x	0	1
0 0		
0 1	1	
1 1	1	
1 0	1	1



Figura 5.25.

Supongamos un cambio de estado en q_0 $(1 \rightarrow 0)$



Figura 5.56.

Para evitar ello, introducimos un término redundante (en el mapa de Karnaugh un implicante no esencial) tal como el punteado en el mapa de Karnaugh, con lo que:

$$\boxed{Z = q_1\bar{q}_0 + xq_0 + q_1\bar{x}}$$

2.1.1.5.- FENÓMENOS ALEATORIOS DINÁMICOS

Se produce cuando la salida al cambiar de estado lo hace pasando por un régimen transitorio



Figura 5.27.

Sea el siguiente circuito:



Figura 5.28.

Todos los elementos poseen el mismo retardo:



Figura 5.29.

2.12.- DISEÑO DE CIRCUITOS ASÍNCRONOS

Consta de:

1.- Diagrama de flujo
2.- Tabla de transición
3.- Tabla de excitación / salida
4.- Diagrama circuital

Vamos a dar un ejemplo sencillo de diseño .

Problema 1: Diseñar un circuito que cuente en módulo 4, el número de cambios de NIVELES LÓGICOS de la entrada x



Figura 5.30.

Diagrama de flujo:



Figura 5.31.

Tabla de transición

$q_1 q_0$ \ x	0	1
0 0	(0 0)	0 1
0 1	1 0	(0 1)
1 1	0 0	(1 1)
1 0	(1 0)	1 1
	Q_0	Q_1

Hacemos coincidir las salidas primarias (Z_1 , Z_0) con las secundarias (Q_1 , Q_0).

Asignamos:

A = 0 0
B = 0 1
C = 1 0
D = 1 1

Figura 5.32.

Tablas de excitación:

$q_1 q_0$ \ x	0	1
0 0	0	0
0 1	1	0
1 1	0	1
1 0	1	1

$Q_1 = Z_1$

$q_1 q_0$ \ x	0	1
0 0	0.	1
0 1	0	1
1 1	0	1
1 0	0	1

$Q_0 = Z_0$

Figura 5.33.

Ecuaciones de excitación:

$\overline{q}_1 = \overline{x}\,\overline{q}_1\,q_0 + x\,q_1 + q_1\,\overline{q}_0$

$Q_0 = x$

Diagrama circuital:



Figura 5.34.

Problema 2: Diseñar un sistema que controle la entrada de agua de un estanque. La entrada de agua es controlada a través de dos electro-válvulas V_1 y V_2 tal como lo muestra la figura.



Figura 5.35.

Ambas electro-válvulas deben activarse cuando el agua baja del nivel 1, y deben permanecer activadas hasta que el agua alcance el nivel 2, momento en que la electro-válvula V_1 se activa hasta que el agua desciende nuevamente por debajo del nivel 1 en donde nuevamente es activada. La electro-válvula V_2 permanece activa hasta que el agua alcance el nivel 3, y es allí donde se desactiva y así permanece hasta que el agua cae de nuevo por debajo del nivel 1.
Si una electro-válvula está activa significa que entra agua al estanque.

Señal de los sensores:

$S_1 = 1 \rightarrow$ Cuando el agua está en el nivel 1 o por encima, sino $S_1 = 0$.
$S_2 = 1 \rightarrow$ Cuando el agua está en el nivel 2 o por encima, sino $S_2 = 0$.
$S_3 = 1 \rightarrow$ Cuando el agua está en el nivel 3 o por encima, sino $S_3 = 0$.

Diagrama de funcionamiento:



Figura 5.36.

Esquema general:



Figura 5.37.

Diagrama de flujo:



Figura 5.38.

Hacemos coincidir las salidas primarias con las secundarias

$$V_1 = Q_1 \quad , \quad V_2 = Q_2$$

Tabla de transición:

$q_1 q_0$ \ $S_1S_2S_3$	000	001	011	010	110	111	101	100
0 0	11	x	x	x	(00)	(00)	x	(00)
0 1	11	x	x	x	(01)	00	x	(01)
1 1	(11)	x	x	x	01	01	x	(11)
1 0	x	x	x	x	x	x	x	x

No existe

$Q_1 \quad Q_2$

Las siguientes combinaciones de entradas NO se dan NUNCA:
$S_1S_2S_3$ =
001, 011, 010, 101

Figura 5.39.

Tabla de excitación:

$q_1 q_0$ \ $S_1S_2S_3$	000	001	011	010	110	111	101	100
0 0	1	x	x	x	0	0	x	0
0 1	1	x	x	x	0	0	x	0
1 1	1	x	x	x	0	0	x	1
1 0	x	x	x	x	x	x	x	x

$Q_1 = \overline{S}_1 + q_1 S_2$

Figura 5.40.

$q_1 q_0$ \ $S_1S_2S_3$	000	001	011	010	110	111	101	100
0 0	1	x	x	x	0	0	x	0
0 1	1	x	x	x	1	0	x	1
1 1	1	x	x	x	1	1	x	1
1 0	x	x	x	x	x	x	x	x

$$Q_2 = \overline{S}_1 + q_1 + q_2 \overline{S}_2 \overline{S}_3$$

Figura 5.41.

Ecuaciones de excitación:

$$Q_1 = \overline{S}_1 + q_1 \overline{S}_2$$
$$Q_2 = \overline{S}_1 + q_1 + q_2 \overline{S}_2 \overline{S}_3$$

Diagrama circuital:



Figura 5.42.

2.2.- CIRCUITOS SECUENCIALES SÍNCRONOS

No existe posibilidad de que ocurran CARRERAS y se manifiesten fenómenos aleatorios. Estos inconvenientes son resueltos utilizando un FF TEMPORIZADO en cada lazo de realimentación y de este modo las entradas secundarias se presentan simultáneamente y así evitamos que ocurran excitaciones falsas.
Mientras el periodo del reloj sea mayor que el máximo retraso de propagación entre entrada y salida secundaria no ocurrirán carreras. Lo expuesto se observa en la figura siguiente.



Figura 5.43.



Figura 5.44.

2.2.1.- DISEÑO DE CIRCUITOS SECUENCIALES SÍNCRONOS

Detector de secuencias: diseñar un circuito tal que detecte si la entrada ha permanecido en el nivel lógica "1" durante 3 o más pulsos de reloj. Si ello ocurre, la salida tendrá nivel lógico "1".



Figura 5.45.



Figura 5.46.

Diagrama de estado:



1er. caso

2do. Caso

Figura 5.47.

Vamos a definir dos condiciones iniciales:

1.- Al estado inicial (A) hemos llegado después de que ha entrado un cero ("0") es decir en el instante de reloj $t_{(n-1)}$, x = 0.

2.- Al estado inicial (A) se llega después de que han entrado 3 unos consecutivos, es decir $t_{(n-3)} \rightarrow x = 1$, $t_{(n-2)} \rightarrow x = 1$, $t_{(n-1)} \rightarrow x = 1$.

Vamos a trabajar con el 1er. caso.

Tabla de estados:

x	ESTADO PRESENTE	ESTADO FUTURO	SALIDA PRESENTE
0	A	A	0
0	B	A	0
0	C	A	0
0	D	A	1
1	A	B	0
1	B	C	0
1	C	D	0
1	D	D	1

Asignación :

ESTADO	Q_1	Q_0
A	0	0
B	0	1
C	1	0
D	1	1

Tabla de excitación:

x	ESTADO PRESENTE		ESTADO FUTURO		ENTRADAS				SALIDA
	Q_1	Q_0	Q_1	Q_0	J_1	K_1	J_0	K_0	Z
0	0	0	0	0	0	x	0	x	0
0	0	1	0	0	0	x	x	1	0
0	1	0	0	0	x	1	0	x	0
0	1	1	0	0	x	1	x	1	1
1	0	0	0	1	0	0	1	x	0
1	0	1	1	0	1	x	x	1	0
1	1	0	1	1	x	0	1	x	0
1	1	1	1	1	x	0	x	0	1

Mapa de Karnaugh:

x \ Q_1Q_0	00	01	11	10
0	0	0	x	x
1	0	1	x	x

x \ Q_1Q_0	00	01	11	10
0	x	x	1	1
1	0	x	0	0

$J_1 = x.Q_0$

x \ Q_1Q_0	00	01	11	10
0	0	x	x	0
1	1	x	x	1

$K_1 = \overline{x}$

X \ Q_1Q_0	00	01	11	10
0	x	1	1	x
1	x	1	0	x

$J_0 = x$ $\qquad$ $K_0 = \overline{x} + \overline{Q_1} = \overline{xQ_1}$

x \ Q_1Q_0	00	01	11	10
0	0	0	1	0
1	1	0	1	0

$Z = Q_1 . Q_0$

Figura 5.48.

Diagrama circuital:



Figura 5.49.

2.3.- CURCUITOS DE MOORE Y MEALY

Circuitos de MOORE: La salida depende solo del estado de las memorias (FF).

Circuitos de MEALY: La salida depende no solo del estado de los FF, sino además de las entradas.

El detector de secuencias diseñado anteriormente responde a un CIRCUITO DE MOORE. Diseñaremos ahora el mismo detector pero como un CIRCUITO DE MEALY. Replanteemos el problema como sigue:
Diseñar un circuito que en el intervalo de reloj "n" produzca una salida Z = 1 siempre que, teniendo en cuenta el valor de x en el intervalo "n", haya habido una secuencia de 3 o más valores consecutivos de x = 1.

Diagrama de estados:



Figura 5.50.

Tabla de Estados:

x	ESTADO PRESENTE	ESTADO FUTURO	SALIDA PRESENTE
0	A	A	0
0	B	A	0
0	C	A	0
1	A	B	0
1	B	C	0
1	C	C	1

Asignación :

ESTADO	Q_1	Q_0
A	0	0
B	0	1
C	1	0

Tabla de excitación:

x	ESTADO PRESENTE		ESTADO FUTURO		ENTRADAS				SALIDA
	Q_1	Q_0	Q_1	Q_0	J_1	K_1	J_0	K_0	Z
0	0	0	0	0	0	x	0	x	0
0	0	1	0	0	0	x	x	1	0
0	1	0	0	0	x	1	0	x	0
1	0	0	0	1	0	x	1	x	0
1	0	1	1	0	1	x	x	1	0
1	1	0	1	0	x	0	0	x	1

Mapa de Karnaugh:

x \ Q_1Q_0	00	01	11	10
0	0	0	x	x
1	0	1	x	x

x \ Q_1Q_0	00	01	11	10
0	x	x	x	1
1	x	x	x	0

$J_1 = x.Q_0$

x \ Q_1Q_0	00	01	11	10
0	0	x	x	0
1	1	x	x	0

$K_1 = \overline{x}$

X \ Q_1Q_0	00	01	11	10
0	x	1	x	x
1	x	1	x	x

$J_0 = x.\overline{Q_1}$ $\quad\quad$ $K_0 = 1$

x \ Q_1Q_0	00	01	11	10
0	0	0	x	0
1	0	0	x	1

$Z = x.Q_1$

Figura 5.51.

Diagrama circuital:



Figura 5.52.

DISEÑO DETECTOR DE SECUENCIAS

Diseñar un circuito tal que, detecte la siguiente secuencia de datos de entrada 101 y cada vez que se produzca de como salida, un nivel lógico "1".
La entrada de datos esta sincronizada con los pulsos de reloj.



Figura 5.53.

Pasaremos a continuación a plantear el problema en la página siguiente como circuito de MOORE:

Diagrama de estados:



Figura 5.54.

Tabla de Estados:

x	ESTADO PRESENTE	ESTADO FUTURO	SALIDA PRESENTE
0	A	A	0
0	B	C	0
0	C	A	0
0	D	C	1
1	A	B	0
1	B	B	0
1	C	D	0
1	D	B	1

Asignación :

ESTADO	Q_1	Q_0
A	0	0
B	0	1
C	1	1
D	1	0

Tabla de excitación:

x	ESTADO PRESENTE		ESTADO FUTURO		ENTRADAS				SALIDA
	Q_1	Q_0	Q_1	Q_0	J_1	K_1	J_0	K_0	Z
0	0	0	0	0	0	x	0	x	0
0	0	1	1	1	1	x	x	0	0
0	1	1	0	0	x	1	x	1	0
0	1	0	1	1	x	0	1	x	1
1	0	0	0	1	0	x	1	x	0
1	0	1	0	1	0	x	x	0	0
1	1	1	1	0	x	0	x	1	0
1	1	0	0	1	x	1	1	x	1

Mapa de Karnaugh:

x \ Q_1Q_0	00	01	11	10
0	0	1	x	x
1	0	0	x	x

x \ Q_1Q_0	00	01	11	10
0	x	x	1	0
1	x	x	0	1

$J_1 = x.Q_0$ $\quad K_1 = \overline{x}\,Q_0 + x\,\overline{Q}_0$

$K_1 = x \oplus Q_0$

Figura 5.55.

x \ Q_1Q_0	00	01	11	10
0	0	x	x	1
1	1	x	x	1

x \ Q_1Q_0	00	01	11	10
0	x	0	1	x
1	x	0	1	x

$J_0 = x.Q_1$ $\quad K_0 = Q_1$

x \ Q_1Q_0	00	01	11	10
0	0	0	0	1
1	0	0	0	1

$Z = Q_1 . \overline{Q}_0$

Figura 5.56.

Diagrama circuital:



Figura 5.57.

Como circuito de MEALY:



Figura 5.58.

Para este detector selo se necesitan 3 estados. Con lo cual necesitamos 2 FF, ello nos da un estado no usado (A), si caemos en ese estado es deseable que el circuito vuelva a una secuencia natural, con lo que el 1er. pulso de reloj que llegue, [después de haber entrado en ese estado (A)], forzamos al circuito a entrar en el estado B.

Tabla de estados:

x	ESTADO PRESENTE	ESTADO FUTURO	SALIDA PRESENTE
0	A	B	0
0	B	B	0
0	C	D	0
0	D	B	1
1	A	B	0
1	B	C	0
1	C	C	0
1	D	C	1

Asignación :

ESTADO	Q_1	Q_0
A	1	0
B	0	0
C	0	1
D	1	1

Tabla de excitación:

x	ESTADO PRESENTE		ESTADO FUTURO		ENTRADAS				SALIDA
	Q_1	Q_0	Q_1	Q_0	J_1	K_1	J_0	K_0	Z
0	1	0	0	0	x	1	0	x	0
0	0	0	0	0	0	x	0	x	0
0	0	1	1	1	1	x	x	0	0
0	1	1	0	0	x	1	x	1	1
1	1	0	0	0	x	1	0	x	0
1	0	0	0	1	0	x	1	x	0
1	0	1	0	1	0	x	x	0	0
1	1	1	0	1	x	1	x	0	1

Mapa de Karnaugh:

x \ Q_1Q_0	00	01	11	10
0	0	1	x	x
1	0	0	x	x

x \ Q_1Q_0	00	01	11	10
0	x	x	1	1
1	x	x	1	1

$J_1 = \overline{x}.Q_0$ $\qquad$ $K_1 = 1$

Figura 5.59.

x \ Q_1Q_0	00	01	11	10
0	0	x	x	0
1	1	x	x	0

x \ Q_1Q_0	00	01	11	10
0	x	0	1	x
1	x	0	0	x

$J_0 = x.\overline{Q_1}$ $\qquad$ $K_0 = \overline{x}.Q_1$

x \ Q_1Q_0	00	01	11	10
0	0	0	1	0
1	0	0	1	0

$Z = (Q_1.Q_0)x$

Figura 5.60.

Diagrama circuital:



Figura 5.61.

3.- CONCLUSION

generalmente un sistema de MEALY tiene menos estados que uno de MOORE (por lo que su i9mplementacion es más económica).
Que sistema adoptar: MOORE o MEALY?... Lo positivo de un sistema de MOORE, es que los estados extras de este sistema y la independencia salida / entrada hacen más fácil seguir la operación del sistema en pasos a través de sus estado, con lo que se facilita la detección de errores. Además en este sistema (MOORE) la entrada necesita ser leída solamente en el instante inmediatamente anterior a la ocurrencia del flanco de reloj. Valores incorrectos de entrada en otros instantes tendrán efecto en la salida.

BIBLIOGRAFÍA:

Electrónica General, C. E. Strangio
Editorial Interamericana

Diseño de Lógica Digital, B. Holdsworth
Editorial Gustavo Gili

Circuitos Digitales y Microprocesadores, Herbert Taud

CAPÍTULO VI

Memorias

MEMORIAS



Figura 6.1.

1.- MEMORIA DE DESPLAZAMIENTO (Shift Register)

1.1.- REGISTRO DE DESPLAZAMIENTO (Shift Register)



Figura 6.3.

1.2.- MEMORIA FIFO (Firts Input First Output)



Figura 6.4.

1.3.- MEMORIA LIFO (Last Input Fist Output)



Figura 6.5.

Otro tipo de memoria de acceso secuencial es la CINTA MAGNÉTICA. En este tipo de memoria, el TIEMPO DE ACCESO (tiempo que se tarda en obtener información) depende de la ubicación de la información.

2- MEMORIAS DE ACCESO ALEATORIO (RANDOM)

El tiempo de acceso es independiente de la ubicación del dato (información). La localización del dato se efectúa a través de una DIRECCIÓN (ADDRESS). A continuación un ejemplo de como se produce una operación de localización del DATO.

Memoria de 4 Palabras:



Figura 6.6.

Memoria de 16 Palabras:



Figura 6.7.

2.1.- MEMORIA RAM (Random Access Memory)

Son memorias de lectura y escritura VOLÁTILES (sí se interrumpe la alimentación se pierde la información). Al conjunto de línea de datos se la denomina BUS DE DATOS (DATA BUS) y al de direcciones BUS DE DIRECCIONES (ADDRESS BUS). El bus de datos puede ser bidireccional o unidireccional.

2.1.1.- BUS DE DATOS BIDIRECCIONAL



Figura 6.8.

2.1.2.- DESCRIPCIÓN DE PINES

PIN	BUS DE DIRECCIONES
A_0, A_1, A_2	Bus de Direcciones
D_0, D_1, D_2, D_4	Bus de Datos
R/W	Control Lectura – Escritura **R/W = 1 (Read),** se leen los datos de la memoria y se colocan en los D_0, D_1, D_2, D_3 (Bus) **R/W = 0 (Write),** la información presente en el bus de datos ingresa a la memoria. Se escriben los datos.
CS	Chip Select. **CS = 1:** El chip seleccionado y se puede leer o escribir. **CS = 0:** El bus de datos se encuentra en tercer estado.

2.1.3.- LÍNEA DE DATOS BIDIRECCIONAL



Figura 6.9.

2.1.4.- BUS DE DATOS UNIDIRECCIONALES

Este tipo de memoria posee dos buses de datos, uno para entrada y uno para salida.



Figura 6.10.

2.1.5.- USO DEL CHIP SELECT

Permite seleccionar bloques de memoria dentro de un banco. Con dos memorias de 8 x 4 construiremos una de 16 x 4.



Figura 6.11.

2.1.6.- DIAGRAMA DE TIEMPOS – RAM ESTÁTICA

Las celdas de almacenamiento son Flip Flop.

CICLO DE LECTURA



Figura 6.12.

TAA: TIEMPO DE ACCESO (Access Time).
La salida (Data input) es válida solo después de transcurrido TAA.

TCE: TIEMPO DE SECECCION DE PASTILLA (Chip Selection Time).
Tiempo mínimo requerido para que una vez direccionada la memoria, la salida sea válida.

TOH: TIEMPO DE MANTENIMIENTO (Hold Time).
Tiempo en que la salida permanece válida aun después de un cambio en el bus de direcciones.

CICLO DE ESCRITURA



Figura 6.13.

TWR: TIEMPO DE RECUPERACIÓN (Recovery Time).

TWC: CICLO DE ESCRITURA (Write Cycle Time).

TW: ANCHO PULSO ESCRITURA (Write Pulse).

TAS: PUESTA DE DIRECCIÓN (Address Set Up Time).

TOTW: HABILITACIÓN ESCRITURA PARA SALIDA TERCER ESTADO.

TDW: PUESTA DE DATO

TOH: MANTENIMIENTO DEL DATO (Hold Data Time).

2.1.7.- RAM DINÁMICAS

Las celdas de almacenamiento son capacitores.

VENTAJA:

.- Una celda capacitiva ocupa un área menor que un FF (aprox. 1/4)
.- Disipa menos potencia que la estática.
.- Más veloces.

DESVENTAJA:

.- Necesita un refresco de información, ya que los capacitores se descargan.
.- El refresco requiere de un circuito externo adicional.

El refresco se logra realizando un ciclo de lectura. El circuito externo asociado consiste de un reloj y un generador de direcciones.
En estas memorias la palabra es de 1 bit.

DIAGRAMAS DE TIEMPOS:

CICLO DE LECTURA, ESCRITURA, Y LECTURA ESCRITURA MODIFICADAS

Símbolo	Parámetro	Min.	Max.	Unidad
TREF	Tiempo entre refresco		2	ms
TAC	Tiempo de arranque o preparación de dirección a CE	0		ns
TAH	Tiempo retención de dirección	50		ns
TCC	Tiempo desactivado CE	130		ns
TT	Tiempo de transición	10	40	ns
TCF	Estado de alta impedancia CE fuera a salida	0		ns

CICLO DE LECTURA

Símbolo	Parámetro	Min.	Max.	Unidad
TCY	Tiempo de ciclo	400		ns
TCE	Tiempo activado	230	3000	ns
TCO	Retardo de salida CE		180	ns
TACC	Acceso a dirección de salida		200	ns
TWL	CE a $\overline{WE}$	0		ns
TWC	$\overline{WE}$ a CE activada	0		ns

CICLO DE ESCRITURA

Símbolo	Parámetro	Min.	Max.	Unidad
TCY	Tiempo de ciclo	400		ns
TCE	Tiempo activado CE	230	3000	ns
TW	$\overline{WE}$ a CE desactivado	150		ns
TCW	CE a $\overline{WE}$	100		ns
TDW	Dentr. a $\overline{WE}$ preparación	0		ns
TDH	Tiempo de retención Dentr.	0		ns
TWP	Anchura de pulso	50		ns

CICLO DE LECTURA Y REFRESCO

Los números entre paréntesis son para la temporización.



Figura 6.15.

2.2.- MEMORIA ROM (Read Only Memory)

Este tipo de memoria solo pueden ser leídas. Su escritura se realiza en forma definitiva por el fabricante y normalmente a pedido del consumidor. Existen ROM Standard que contienen la función seno, conversión de códigos, generación de caracteres, etc.

MEMORIA PROM (Programable Rom): Es programada por el usuario. Una vez escrita no puede ser borrada. La programación requiere de circuitos adicionales.

MEMORIA EPROM (Erasable Prom): Son memorias programables las cuales el usuario las puede borrar (exponiéndola a la luz ultravioleta) y volver a programar.

MEMORIA EEPROM (Electrically Erasable Prom): Memoria de lectura programmable que puede ser borrada eléctricamente, a través de pulsos de corriente.

2.2.1.- EJEMPLO DE PROM DE 4 x 2



Figura 6.16.

ESQUEMÁTICAMENTE



Figura 6.17.

2.2.2.- APLICACIONES CON ROM

Cualquier función BOOLEANA puede ser programada en una memoria ROM.

2.2.2.1.- MEDIO SUMADOR



A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



Figura 6.18.

2.2.2.2.- GENERADOR DE PULSOS



Figura 6.19.

2.2.2.3.- GENERACIÓN Y CONVERSIÓN DE CÓDIGOS (8421 a BCD EXCESO 3)

DECIMAL	8 4 2 1				EXCESO 3			
	A	B	C	D	Y_4	Y_3	Y_2	Y_1
0	0	0	0	0	0	0	1	1
1	0	0	0	1	0	1	0	0
2	0	0	1	0	0	1	0	1
3	0	0	1	1	0	1	1	0
4	0	1	0	0	0	1	1	1
5	0	1	0	1	1	0	0	0
6	0	1	1	0	1	0	0	1
7	0	1	1	1	1	0	1	0
8	1	0	0	0	1	0	1	1
9	1	0	0	1	1	1	0	0



Figura 6.20.

2.3.- MICROPROGRAMACIÓN

La microprogramación es una técnica usada para controlar sistemas secuenciales, mediante programas almacenados en ROM (caso de los microprocesadores). Un microprograma es una secuencia de instrucciones destinadas a generar eventos que controlan al sistema secuencial.

3.- MEMORIAS PLA (PROGRAMABLE LOGIC ARRAY)

Este tipo de memorias consiste de arreglos lógicos programables, los que realizan los productos y sumas lógicas. La estructura básica de una memoria PLA es la que se muestra a continuación.



Figura 6.21.

Para programar se deben QUEMAR los fusibles.

Interpretación:



Figura 6.22.

En el cruce de línea si aparece un cuadrado sombreado (¦) significa fusible INTACTO, sino, fusible QUEMADO. Puede observarse que intactos permanecen F_1, F_3, F_6, F_8 y quemados el resto. Con ello logramos que la función de salida sea OR-EXCLUSIVA NEGADA.

$$\overline{A \oplus B} = \overline{A}.\overline{B} + A.B$$

Una estructura generalizada de un PLA como por ejemplo la 8575 de National Semiconductor, es la que se muestra a continuación. Posee 14 entradas, 8 salidas y genera 96 productos lógicos.



Figura 6.23.

3.1.- APLICACIONES CON PLA

3.1.1.- SEMISUMADOR



A	B	C	S
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Figura 6.24.



Figura 6.25.

3.1.2.- DISEÑO CONTADOR DE DÉCADAS

Un PLA puede tener varios FF internos, además de la lógica combinación AND – OR, lo que facilita el diseño de circuitos secuenciales. Para el diseño de este contador vamos a utilizar un PLA que contiene FF JK. Luego de plantear el diagrama de estados y la tabla de estados, encontramos los siguientes valores para las entradas J y K:

JA = 1	KA = 1	(LSB)
JB = $\overline{Q}$D.QA	KB = QA	
JC = QB . QA	KC = QB . QA	
JD = QC . QB . QA	KD = QA	(MSB)



Figura 6.26.

3.1.3.- DISEÑO CONTADOR HEXADECIMAL CON DECODIFICADOR

La salida de este contador deberá estar codificada para excitar un display de 7 segmentos. Utilizaremos un PLA con FFD.



Figura 6.27.

Debe visualizar:

0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F

Luego de plantear el diagrama de estados y la tabla de estados encontramos los siguientes valores de D:

$DA = \overline{Q}A$ (LSB)

$DB = QA \cdot \overline{Q}B + \overline{Q}A \cdot QB$

$DC = QA \cdot QB \cdot \overline{Q}C + \overline{Q}A \cdot QC + \overline{Q}B \cdot QC$

$DD = \overline{Q}C \cdot QD + \overline{Q}B \cdot QD + \overline{Q}A \cdot QD + QA \cdot QB \cdot QC \cdot \overline{Q}D$ (MSB)

A continuación planteamos la tabla de verdad para el decodificador de 7 segmentos.

N	CONTADOR				DISPLAY 7 SEGMENTOS						
	QD	QC	QB	QA	P	Q	R	S	T	U	V
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	0	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	0	0	1	1
A	1	0	1	0	1	1	1	0	1	1	1
B	1	0	1	1	0	0	1	1	1	1	1
C	1	1	0	0	1	0	0	1	1	1	0
D	1	1	0	1	0	1	1	1	1	0	1
E	1	1	1	0	1	0	1	1	1	1	1
F	1	1	1	1	1	0	0	0	1	1	1

P = 0, 2, 3, 5, 6, 7, 8, 9, A, C, E, F

Q = 0, 1, 2, 3, 4, 5, 8, 9, A, B, D

,

,

,

V = 2, 3, 4, 5, 6, 8, 9, A, B, D, E, F



Figura 6.28.

4.- PLA VERSUS ROM

Un PLA no tiene decodificador de dirección. Su decodificación se realiza por la programación del arreglo del producto. Esto nos dice que:

.- Una dirección corresponde a más de un producto.
.- Existen direcciones sin programar.
.- Una palabra tiene más de una dirección.

El número de entradas de un PLA es mayor que en una ROM. La conveniencia o no del uso de un PLA surge del problema a tratar.
Supongamos que deseamos una conversión de códigos del A al B. El código A tiene 12 variables de entrada (4096 combinaciones) y usa solo 96 combinaciones. Si utilizamos una ROM de 12 bits de dirección, estamos desperdiciando 4000 posiciones de memoria. En esas circunstancias es conveniente el uso de un PLA.

BIBLIOGRAFÍA

Sistemas Electrónicos Digitales, E. Mandado
Circuitos Digitales y Microprocesadores, Herbert Taub
Memory Databook, National Semiconductor
Pal, Monolithic Memories

Apéndice A

APÉNDICE A

Designing Microcontroller Systems for Electrically Noisy Enviroments

By

INTEL Corporation
Literature Department

Traducido por:

Lic. María Dolores Sestopal
Profesor Adjunto
Universidad Nacional de Córdoba

Revisado por:

Ing. Rodolfo A. Caballero
Profesor Titular
Universidad Tecnológica Nacional

1.- INTRODUCCION

A menudo se piensa que los circuitos digitales son inmunes a los problemas ocasionados por el RUIDO, pero en realidad no es así. Los ruidos en los sistemas digitales ocasionan problemas en el software: el programa salta a posiciones en la memoria aparentemente sin sentido.

Los GLITCHES (sobrepulsos) inducidos por el ruido en las líneas de señal pueden causar dichos problemas, pero el voltaje de alimentación es más sensible los glitches que a las líneas de señales.

Las situaciones con ruido excesivo, aquellas que se suponen descargas electrostáticas, o las producidas en los circuitos eléctricos de los automotores, pueden ocasionar daños permanentes al hardware. Las descargas electrostáticas durante las actividades habituales, la línea de energía de 12 V puede mostrar una oscilación momentánea (transitorio) de ± 400 V.

Este comentario de aplicaciones describe algunos de los ruidos ocasionados por la electricidad y por ambientes con ruido. Se tratan las consideraciones de diseño, de acuerdo a las líneas de diseño del PCB (Printer Circuit Board), la distribución y desacoplamiento del suministro de energía y técnicas de protección y conexión a tierra, que pueden ayudar a minimizar la susceptibilidad al ruido. Se presta especial atención en ambientes automotrices y ESD (Electrostatic Discharge).

2.- SÍNTOMAS DE LOS PROBLEMAS OCACIONADOS POR EL RUIDO

Generalmente no se encuentran problemas ocasionados por ruido durante la fase de desarrollo de un sistema digital. Esto se debe a que en muy pocas ocasiones los bancos simulan el ambiente para el cual se destina el sistema.

Los problemas de ruido no tienden a surgir hasta que el sistema esta instalado y en funcionamiento en el ambiente para el cual se diseñó. Entonces, después de unos pocos minutos u horas de funcionamiento normal, el sistema se encuentra en algún lugar en un campo desconocido. Se ignoran las entradas, y las salidas son imprecisas. El sistema puede responder a una orden de recomposicion o tendrá que ser apagado físicamente y vuelto a encender nuevamente, en cuyo punto comienza a funcionar como si nada hubiera ocurrido. Pude haber una causa obvia, como por ejemplo una descarga electrostática del dedo de alguien en un teclado o el problema ocurre cada vez que se prende o apaga una fotocopiadora. O puede no haber una causa obvia, y nada que el usuario realice, hará que se repita el problema. Un síntoma de la existencia de problemas ocasionados por ruido debido a la electricidad es la irregularidad, tanto en la ocurrencia del problema como en lo que el sistema hace fallar. Todos los problemas del funcionamiento que se dan a intervalos aparentemente irregulares no son causados necesariamente por ruidos en el sistema. El V_{CC} marginal, el desacoplamiento inadecuado, situaciones del software que se encuentran en muy pocas ocasiones o las coincidencias en la temporalización, pueden causar problemas que parecen ocurrir al azar.

Por otro lado, algunas fuentes de ruido pueden producir serios problemas en forma periódica. Sin embargo, cuanto más difícil es la caracterización de un problema en cuanto a la causa y al efecto, mayor es la probabilidad de que sea un problema causado por ruidos.

3- TIPOS Y ORÍGENES DEL RUIDO POR CAUSAS ELÉCTRICAS

El nombre dado a los ruidos por causas eléctricas además de aquellos que son inherentes a los componentes de los circuitos (como por ejemplo el RUIDO TÉRMICO) es EMI: interferencia electromagnética. Los motores, los interruptores de energía, las luces fluorescentes, las descargas electrostáticas, etc., son fuentes de EMI. Hay una serie muy diversa de tipos de EMI, y las mismas son descriptas a continuación.

3.1.- OSCILACIONES MOMENTÁNEAS (TRANSITORIOS) EN LA LÍNEA DE SUMINISTRO

Todo lo que encienda o apague cargas de corriente fuertes en las líneas de energía de AC o DC causará grandes oscilaciones en estas líneas de suministro de energía. Por ejemplo, al encender o apagar una máquina de escribir eléctrica se puede ocasionar una fuerte oscilación de 1000V en las líneas de energía AC.
El mecanismo básico que se encuentra detrás de las oscilaciones momentáneas en la línea de suministro de energía está explicado en la figura 1. La batería representa cualquier fuente de energía, AC o DC. Las bobinas representan la inductancia de la línea existente entre la fuente de energía y las cargas conmutable R_1 y R_2. Si ambas cargas están extrayendo corriente, la corriente de la línea que fluye a través de la inductancia de la línea, establece un campo magnético de cierto valor. Entonces, cuando se apaga una de las cargas, el campo cae debido a ese componente de la corriente de la línea, generando voltajes que oscilan momentáneamente:

$$V = L\left(\frac{di}{dt}\right)$$

Los cuales tratan de mantener la corriente en su nivel original. Esto se denomina GOLPE INDUCTIVO. Debido al rebote del contacto, se generan oscilaciones momentáneas ya sea que se abra o cierre el interruptor, pero son peores cuando se ABRE el interruptor.
En la mayoría de las oscilaciones momentáneas hay un golpe inductivo de un tipo o de oro, incluyendo aquellos que se encuentran en ambientes automotrices.
Existen otros mecanismos causantes de oscilaciones de línea que incluyen la captación de ruido en las líneas.



Oscilaciones en la línea de suministro de energía

Figura 1

3.2.- EMP Y RFI

Todo lo que produce ARCOS o CHISPAS irradia pulsos electromagnéticos (EMP) o interferencias de la radio – frecuencia (RFI). Las descargas de chispas han causado probablemente más problemas en el software de los equipos digitales que en cualquier otra fuente por sí sola. El mecanismo que causa trastornos es el EMP producido por las chispas. Los EMP inducen oscilaciones momentáneas en el circuito, que son las que en realidad causan el problema.
Los arcos y las chispas ocurren en los sistemas de encendido de los automóviles, en los motores eléctricos, en los interruptores, en las descargas estáticas, etc. los motores eléctricos que tienen barras conmutadoras producen un arco a medida que las escobillas pasan de una barra a la siguiente. Los motores DC y los UNIVERSALES (AC / DC) que son usados para impulsar herramientas manuales son los que tienen barras conmutadoras. En los interruptores, el mismo golpe inductivo que causa oscilaciones en las líneas de suministro hará que el interruptor se abra o se cierre a través de la chispa.

3.3.- ESD

La descarga electrostática (ESD) es la chispa que se presenta cuando una persona recibe una descarga estática al caminar sobre una alfombra, y luego la descarga en un teclado u otro elemento que pueda tocar. Al caminar sobre una alfombra cuando el tiempo esta seco, una persona puede acumular un voltaje estático de 35 KV.

El pulso de corriente de una descarga electrostática tiene un tiempo de elevación extremadamente rápido – típicamente 4 A /ηseg.-. La figura 2 muestra las

formas de las ondas que han sido observadas por algunos investigadores del fenómeno ESD.
Es instructivo calcular el voltaje L (di / dt) necesario para hacer pasar un pulso de corriente ESD a través de un par de pulgadas de calbe lineal. Dos pulgadas de cable tienen alrededor de 50 ηH de inductancia. Eso no es mucho, pero al usar 50 μH para L y 4A/ηseg. Para di/dt da una caída L (di/dt) de alrededor de 200V



Formas de onda de las corrientes de descarga electrostática que se inician a partir de un objeto metálico que es tomado con la mano

Figura 2

Las observaciones realizadas por W. M. KING sugieren tiempos de elevación aun más rápidos (Fig. 3.2.b) y la existencia de descargas múltiples durante un único momento de descarga.
Obviamente, la sensibilidad ESD necesita ser considerada en el diseño del equipo que va a estar sujeto a ello, tales como el equipamiento de la oficina.

3.4.- RUIDO EN LAS CONEXIONES A TIERRA

Las corrientes en las líneas a tierra son otra fuente de ruido. Estas pueden ser corrientes de 50 Hz provenientes de las líneas de energía, o por interconexión con otras señales que comparten ese cable en particular como línea de retorno de la señal. Se define al ruido en las líneas de tierra como un problema de lazo de tierra. Se muestra el concepto básico de lazo de tierra en la figura 3. el problema

surge porque la verdadera TIERRA no esta realmente al mismo potencial en todos los lugares.
Si los dos extremos de un cable están conectados a tierra en distintos lugares, la diferencia de voltaje entre los dos puntos a TIERRA pueden hacer pasar corrientes significativas (varios amperes) a través del cable. Considere que el cable es parte del circuito cerrado que contiene además del cable, una fuente de voltaje que representa la diferencia en la tensión entre los punto a tierra y así obtendrá el lazo de tierra clásico.
Por extensión , se usa este termino para hacer referencia a cualquier corriente no deseada (y a menudo inesperada) en una línea a tierra.



Lazos de tierra

Figura 3

4.- RUIDO IRRADIADO Y CONDUCIDO

El ruido irradiado es el ruido que llega al circuito víctima en la forma de radiación electromagnética, tales como EMP y RFI. Ocasiona problemas al inducir voltajes externos en el circuito víctima en la forma de voltaje externo generalmente vía línea de energía AC o DC.
Puede generarse protección contra el ruido irradiado si se tiene cuidado en el diseño de los LAYOUTS (trazados) y en el uso de técnicas de protección efectiva.
Puede generarse protección contra el ruido conducido por medio de FILTROS y SUPRESORES, aunque las técnicas de diseño y de conexión con tierra son importantes aquí también.

Simulación del ambiente:
La consideración de los problemas de ruido después de que el diseño de un sistema ha sido completado es una proposición cara. Los problemas generados por fallas en el campo tampoco son muy baratos. Es mas barato a largo plazo invertir simulación de ruidos, de manera tal que las pruebas controladas puedan realizarse en el banco a medida que se esta desarrollando el diseño.
La simulación del ambiente de ruido deseado es un proceso de dos etapas. Primero usted tiene que reconocer cual es el ambiente de ruido, es decir usted tiene que saber que tipos de ruidos electrónicos están presentes y cual de ellos ocasiona el problema.
No ignore este primer paso porque es importante. Si usted invierte en un generador de chispa de espiral por inducción porque su aplicación será automotriz, usted esta realizando esfuerzos inútiles. El ruido de las bujías es la menor de sus preocupaciones en ese ambiente.
El segundo paso es la generación de ruido eléctrico de modo controlado. Esto es generalmente más difícil de lo que se imaginó al principio, uno primero se imagina la simulación en función de un generador de formas de onda y unas pocas partes de repuesto, y luego encuentra que un amplificador de energía de banda ancha con un rango dinámico de 200V es también necesario. Una buena fuente de información sobre quien suministra que equipo de simulación de ruido es el: 1981 ITEM Directory and Design Guide.

5.- TIPOS DE FALLAS Y MECANISMOS DE FALLAS

Uno de los mayores problemas que EMI puede causar en los sistemas digitales es un mal funcionamiento de las operaciones en forma intermitente. Estos problemas en el software ocurren cuando el sistema esta en operación en el momento en que se activa la fuente de EMI y generalmente están caracterizados por una perdida de información o un salto en la ejecución del programa a un sitio indeterminado en la memoria. La persona que tiene que solucionar el problema esta tentado de decir que la computadora se volvió loca.
Generalmente no hay daño en el hardware, y se puede continuar el funcionamiento normal una vez que el EMI ha pasado o que la fuente es desactivada. Para continuar con el funcionamiento normal generalmente es necesario un reajuste manual o automático y posiblemente la realización de un reingreso de la información perdida.
Las descargas electrostáticas del personal que opera el equipo pueden causar no solo problemas en el software sino también un daño permanente (DURO) al sistema. Para que aquello ocurra el sistema no necesita siquiera estar en funcionamiento. A veces el daño permanente está latente, lo que significa que el daño inicial puede ser marginal y no es necesario una complicación posterior causada por la fatiga del funcionamiento y por el tiempo antes de que una falla permanente tenga lugar. A veces también el daño esta oculto. Un mecanismo de falla relacionado al ESD que ha sido identificado tiene que ver con el voltaje de polarización en el substrato del chip. En algunos chips de una CPU, se mantiene el substrato a –2,5V por medio de un oscilador de CAMBIO DE FASE que funciona con un circuito enclavador con capacitor / diodo. Esto se denomina BOMBA DE CARGA en los círculos de diseño de chips. Si el substrato se aleja demasiado en cualquier dirección, se anotan los errores de lectura del programa.
Se sabe que algunos diseños permiten que las corrientes de descarga electrostática fluyan directamente entre los pines puerto de un 8048. el daño resultante al oxido causa un incremento en la corriente que se filtra que hace bajar la carga de la bomba de carga reduciendo el voltaje del substrato a un nivel marginal o inaceptable. Esto hace que el sistema sea poco confiable o que quede fuera de funcionamiento hasta que el chip de la CPU estuvo sujeto a una chispa de descarga una sola vez, esto ocurrirá otra vez eventualmente.
Los chips que tienen un substrato a tierra tales como el 8748, pueden soportar a veces daño causados por el oxido sin dejar de funcionar. En este caso el daño esta presente y se nota un incremento en la corriente que se filtra, sin embargo, como el voltaje del substrato retiene su valor designado, el daño permanece oculto en gran medida.

Por lo tanto, se debe reconocer que los pines puerto no protegidos que están conectados a un teclado o a alguna otra cosa que este sujeta a descargas electrostáticas, constituyen una configuración extremadamente peligrosa. No importa que CPU se esta usando o quien lo fabrica. Si se conecta sin protección a un teclado eventualmente será destruida. El diseño para un ambiente ESD será discutido posteriormente. Podríamos observar aquí que los chips MOS no son los únicos componentes que son susceptibles a un daño ESD permanente. Los chips bipolares y lineales pueden ser dañados también del siguiente modo: las uniones PN están sujetas a un mecanismo de fallas duras llamadas RUPTURAS SECUNDARIAS TÉRMICAS, en el cual un fuerte pico de corriente, como las provenientes de una descarga electrostática, hace que los puntos localizados microscópicamente lleguen a temperaturas de fusión. Los chips TTL de baja energía están sujetos a este tipo de daño como así también los OP – AMP.
Los op-amp, además llevan a menudo capacitores MOS incluidos en el chip que están ubicados en forma directamente opuesta a una combinación de pines externas y estos son susceptibles a las rupturas dieléctricas.
Regresemos al tema de los problemas en el software. Las oscilaciones momentáneas causadas por ruido pueden ocasionar problema al chip a través de cualquier pin incluso un pin de salida dado que todos los pines en el chip se conectan al substrato a través de una unión PN. Sin embargo, el pin más vulnerable es probablemente la línea V_{CC} dado que tiene un acceso directo a todas las partes del chips: todo registro, compuerta, flip – flop y buffer,
El menú de posibles mecanismos que ocasionan problemas es bastante largo. Una oscilación momentánea en el substrato en el momento equivocado generalmente causara un error en la lectura del programa. Un nivel falso en una entrada de control puede provocar una búsqueda extraza o en dirección equivocada. Un problema en la línea de suministro puede en efecto apagar el procesador, sin embargo, no transcurrirá el tiempo suficiente como para que el capacitor de reposicionamiento de encendido se descargue. De este modo, cuando la oscilación momentánea finaliza, el chip entra en funcionamiento nuevamente pero sin ser reposicionado.
Un tipo de falla común se da cuando el procesador queda atrapado en un lazo cerrado. En este caso, puede estar ejecutando datos en una tabla, o el contador del programa puede haber saltado un punto de manera tal que el procesador esta

ejecutando operandos en lugar de códigos de operación (opcodes), o puede estar tratando de buscar códigos de operación de una memoria de un programa externo inexistente.
Se debería poner énfasis en que los mecanismos que ocasionan problemas tienen que ver con la llegada de oscilaciones momentáneas inducidas por ruidos en los pines de los chips y no con la generación de pulsos de ruido dentro del chip mismo, es decir no es el chip el que recoge el ruido sino que es el circuito.

Plan a siguir:
La prevención es generalmente más barata que la supresión, por lo tanto consideraremos en primer lugar métodos de prevención que podrían ayudar a minimizar la generación de voltajes de ruido en el circuito. Estos métodos incluyen conexiones a tierra, protección y técnicas de cableado que están dirigidas a suprimir los mecanismos por los cuales el voltaje de ruido se generan en el circuito. También discutiremos métodos de desacoplamiento. Luego examinaremos algunos esquemas para permitir una rápida recuperación de aquellos problemas que ocurren a pesar de la existencia de medidas de prevención. Finalmente, examinaremos nuevamente dos áreas de problemas especiales: DESCARGAS ELECTROSTÁTICAS y el MEDIO AUTOMOTRIZ.

6.- LAZOS DE CORRIENTE

Lo primero que aprenden las personas acerca de la electricidad es que la corriente no fluirá a menos que pueda fluir en un circuito cerrado. Este hecho básico es a veces olvidado temporalmente por aquellos ingenieros que han trabajado excesivamente y que han pasado los últimos años dominando la complejidad de los lazos de TEMPORIZACIÓN , de REALIMENTACIÓN y quizás aun lazos de CONEXIÓN A TIERRA. El lazo de corriente simple a tierra quizás este aparentemente terminado debido a la invención del símbolo tierra. Con un simple trazo, uno evita el tener que dibujar el recorrido de retorno de la mayoría de los lazos de corriente en el circuito. Después de ello, TIERRA se convierte en una boca de desagüe de corriente infinita de manera tal que cualquier corriente que fluye a ella desaparece y es olvidada. Puede ser que sea olvidada, pero no ha desaparecido. Debe regresar a su fuente de manera tal que su recorrido formará según todas las leyes de la naturaleza un circuito cerrado.
La geometría física de un circuito cerrado de corriente dado es la clave para explicar porqué se generan EMI, porqué es susceptible a EMI y como protegerlo. Específicamente es el área del circuito cerrado lo que es importante.
Cualquier flujo de corriente genera un campo magnético cuya intensidad varía en forma inversa a la distancia desde el cable que lleva la corriente. Dos cables paralelos que conducen corriente +I y -I (como el caso de las líneas de alimentación y de retorno de señal) generarían un campo magnético diferente de cero cerca de los cables, donde la distancia desde un punto dado a uno de los cables es diferente de forma notable a la distancia al otro cable, pero aún más lejos (con relación al espaciamento del cable), donde las distancias desde un punto dado a uno de los cables indistintamente es aproximadamente igual, los campos desde ambos cables tienden a cancelarse. Así al mantener la proximidad entre los recorridos de alimentación y retorno es un modo importante de minimizar su interferencia con otras señales. El modo de mantener su proximidad esencialmente a través de la minimización del área del circuito cerrado. Y, dado que la inductancia mutua desde el circuito cerrado **A** al circuito cerrado **B** es la misma que la inductancia mutua desde el circuito cerrado de corriente **B** al circuito cerrado de corriente **A**, un circuito que no genera interferencia no la recibe tampoco.
Así, desde el punto de vista de la reducción tanto de la generación de EMI como la susceptibilidad a EMI, la regla de oro es el mantenimiento de las áreas de circuitos cerrados de un TAMAÑO PEQUEÑO.

El decir que se debería minimizar las áreas de circuitos es lo mismo que decir que la inductancia del circuito debería ser mantenida al mínimo.
La inductancia es por definición la constante de la proporcionalidad entre la corriente y el campo magnético que produce:

$$\phi = LI$$

Para cancelar el campo se mantiene los cables de alimentación y retorno próximos, esto significa minimizar el área del lazo o minimizar la inductancia L.

7.- BLINDAJE

Hay tres tipos básicos de blindaje:

- Blindaje contra el acoplamiento **CAPACITIVO**.
- Blindaje contra el acoplamiento **INDUCTIVO**.
- Blindaje **RF**.

El acoplamiento capacitivo es el acoplamiento del campo eléctrico, por lo que el blindaje contra ello implica el blindaje contra los campos eléctricos. Como se observará es relativamente fácil. El acoplamiento inductivo es el acoplamiento del campo magnético, por lo que el blindaje contra ello implica el blindaje contra los campos magnéticos. Esto es un poco más difícil. Aunque parezca extraño, este blindaje en general no incluye materiales magnéticos. El blindaje RF, la BARRERA METÁLICA clásica contra todo tipo de campos electromagnéticos, es lo que la mayoría imagina cuando piensa en blindaje. Su efectividad depende en parte de la selección del material de blindaje, pero en general como se da, depende del tratamiento de sus juntas y la geometría de sus aperturas.

7.1.- BLINDAJE CONTRA EL ACOPLAMIENTO CAPACITIVO

El acoplamiento capacitivo incluye el paso de señales de interferencia a través de capacitancias mutuas o parásitas que no aparecen en el diagrama del circuito, pero que el ingeniero con experiencia sabe que están allí. El acoplamiento capacitivo al cuerpo de uno es lo que causaría que un oscilador inestable cambie su frecuencia cuando la persona pone su mano sobre el circuito, por ejemplo. Lo que es más importante, es que si un sistema digital causa CROOSTALK (INTERFERENCIA) en cable de múltiples conductores.

El modo de bloquear el acoplamiento capacitivo es por medio de la envoltura del circuito o del conductor que se requiere proteger en un ESCUDO METÁLICO.
Esto se llama un blindaje electrostático o de FARADAY. Si la cobertura alcanza un 100%, no es necesario conectar a tierra el blindaje, pero generalmente es para asegurarse que las capacitancias circuito a blindaje van a la conexión a tierra de la referencia de la señal y que no actúen como elementos de realimentación o interferencia. Por otro lado, desde el punto de vista mecánico, su conexión a tierra es casi inevitable.
Se puede usar un blindaje FARADAY conectado a tierra para romper el acoplamiento capacitivo entre un circuito con ruido y un circuito víctima, según muestra la figura 4. La figura 4. a. muestra dos circuitos acoplados

capacitivamente a través de la capacitancia dispersa entre ellos. En la figura 4. b., la capacitancia dispersa es interceptada por un blindaje de FARADAY conectado a tierra, tal que las corrientes de interferencia son puenteadas a tierra. Por ejemplo se puede insertar un plano conectado a tierra entra PCB (plaqueta de circuitos impresos) para eliminar la mayor parte del acoplamiento capacitivo existente entre ellos. Otra aplicación del blindaje FARADAY es en el transformador protegido electrostáticamente. En este caso, se coloca una hoja fina de metal de conducción entre primario y secundario para así interceptar el acoplamiento capacitivo entre ellos. Si hay problemas en un sistema causados por las oscilaciones momentáneas de la línea AC, este tipo de transformador podría proporcionar la solución. Para que el blindaje sea efectivo en esta aplicación, este debe estar conectado al cable verde a tierra.

7.2.- BLINDAJE CONTRA ACOPLAMIENTO INDUCTIVO

El mecanismo físico que se incluye con el acoplamiento inductivo es la densidad de flujo magnético B proveniente de alguna fuente de interferencia externa que la une con un circuito cerrado de corriente en el circuito víctima y genera un voltaje en el circuito cerrad de acuerdo a la ley de LENZ:

$$V = -NA\left(\frac{dB}{dt}\right)$$

Donde en este caso N = I y A es el área del circuito cerrado de corriente en el circuito víctima.
Hay dos aspectos en la defensa de un circuito contra la captación inductiva. Un aspecto es tratar de minimizar los campos ofensivos en su origen. Esto se realiza mediante la minimización del área del circuito cerrado de corriente en la fuente para promover la cancelación del campo según se describe en la sección sobre circuitos cerrados de corriente.
El otro aspecto es minimizar la captación inductiva en el circuito víctima mediante la minimización del área de este circuito cerrado de corriente, dado que según la ley de LENZ, el voltaje inducido es proporcional a esta área.
Por lo tanto, ambos aspectos incluyen realmente la misma acción correctiva: el minimizar las áreas de los circuitos cerrados de corriente.
En otras palabras al minimizar lo ofensivo de un circuito inherentemente se minimiza su susceptibilidad.

Uso del escudo de Faraday
Figura 4

La protección contra el acoplamiento inductivo no significa otra cosa que el control de las dimensiones de los circuitos cerrados de corriente en el circuito.
Debemos observar cuatro ejemplos de este tipo de BLINDAJE: el CABLE COAXIL, el PAR ENROLLADO, el PLANO A TIERRA y el DISEÑO LAYOUT DEL PCB en la forma de red conectado a tierra.

El cable coaxil:
La figura 5 muestra un cable coaxil que transporta una corriente I desde una fuente de señal hacia una carga receptora. El blindaje transporta la misma corriente que el conductor central.
Fuera del blindaje, el campo magnético producido por +I que fluye en el conductor central es cancelado por el campo producido por –I que fluye en el blindaje. En tanto que el cable es ideal para la producción de un campo magnético externo igual a cero, este es inmune a la captación inductiva provenientes de fuentes externas. El cable agrega de modo efectivo un área cero al circuito cerrado. Esto es cierto solo si el blindaje transporta la misma corriente que el conductor central.



Externa al blindaje. ($\phi = 0$)

Figura 5.
En el mundo real, es probable que tanto la fuente de señal como la carga receptora tengan un extremo conectado a una señal común a tierra.

En este caso, se debería conectar el cable a tierra en un extremo, ambos extremos o ningún extremo?.
La respuesta es que debería estar conectado a tierra en ambos extremos. La figura 6.a. muestra el caso en que el blindaje del cable a tierra es por un solo extremo. En ese caso, el circuito cerrado de corriente corre hacia abajo del conductor central del cable y, luego retorna a la conexión a tierra común. El área del circuito cerrado no está bien definida. El blindaje no solamente no trasporta la misma corriente que el conductor sino que tampoco transporta ningún tipo de corriente. No hay ninguna cancelación de campo de ningún tipo. El campo no tiene ningún efecto ni en la generación a EMI ni en la susceptibilidad de EMI (sin embargo, continua siendo efectivo como blindaje electrostático o al menos lo sería si la cobertura del blindaje fuera del 100 %).
La figura 6.b. muestra el caso en que el cable está conectado a tierra en ambos extremos. Transporta el blindaje toda la corriente de regreso o sólo una porción de ella a causa del efecto de derivación de la conexión a tierra común?
La respuesta a esa pregunta depende del contenido de la frecuencia de esa señal. En general, el circuito cerrado de corriente seguirá el paso de la impedancia menos. En las frecuencias bajas 0 Hz a varios KHz, donde la reactancia inductiva es insignificante la corriente seguirá el paso de menor resistencia. Por encima de algunos khz, donde predomina la reactancia inductiva, la corriente seguirá el paso de menor inductancia. El paso de menor inductancia es el recorrido cuya área de circuito cerrado sea mínima. De allí que para las frecuencias mas altas, el blindaje transporta virtualmente la misma corriente que el conductor central, y es por lo tanto efectiva contra la generación y recepción de EMI.

Uso del cable coaxil

Figura 6

Observe que hemos introducido en este momento, el famoso problema del CIRCUITO CERRADO A TIERRA, según se muestra en la figura 7.a.
Afortunadamente, un sistema digital tiene cierta inmunidad incorporada contra ruidos en circuitos cerrados a tierra. Sin embargo, en un ambiente con ruido, alguien puede romper el circuito cerrado a tierra y continuar manteniendo la efectividad del blindaje de protección del cable coaxil al insertar un acoplamiento óptico según se muestra en la figura 7.b.
La función que el acoplamiento óptico cumple es básicamente el permitir la redefinición de la fuente de señal como si no estuviera conectada a tierra de manera tal que no es necesario que el extremo del cable esté conectado a tierra y a la vez permite que el blindaje transporte la misma corriente que el conductor central. Obviamente, si la fuente de señal no estuviera conectada a tierra en primer lugar no sería necesario el acoplamiento óptico.

Par enrollado:
Una manera más barata de minimizar el área del circuito cerrado es hacer correr los cables de alimentación y de retorno, uno al lado del otro, esto no es tan efectivo como el cable coaxil para la minimización del área del circuito cerrado.
Un cable coaxil ideal suma un área cero al circuito cerrado, mientras que el mantener los cables de alimentación y de retorno uno al lado del otro agregará seguramente un área definida.
Sin embargo, hay dos cosas que contribuyen a hacer que este método mas barato sea casi tan bueno como el cable coaxil. En primer lugar los cables coaxiles reales no son ideales.
Si la corriente del blindaje no es distribuida en forma pareja alrededor del conductor central en todos los cortes transversales del cable (no lo está), entonces, la cancelación del campo externo al blindaje es INCOMPLETA. Si la cancelación del campo es incompleta, entonces el área efectiva agregada al circuito cerrado por el cable no es igual a cero. En segundo lugar en el método mas barato, los cables de alimentación y de retorno pueden ser enrollados en forma conjunta. Esto no solo mantiene su proximidad sino que también en el ruido captado en una vuelta tiende a cancelar el ruido captado en la siguiente vuelta en la línea. Así, el PAR ENROLLADO resulta ser un blindaje contra el acoplamiento inductivo que es casi tan bueno como el cable coaxil. Sin embargo, el par enrollado no proporciona protección electrostática (es decir, protección contra el acoplamiento capacitivo).

Otra diferencia existente entre ellos en cuanto al funcionamiento es que el cable coaxil funciona mejor en frecuencias más altas. Esto se debe principalmente a que el par enrollado agrega una mayor carga capacitiva a la fuente de señal que el cable coaxil.
Normalmente se considera que el par enrollado es solo útil hasta alrededor de 1 MHz en contraposición con el casi GHz del cable coaxil.



Uso del acoplamiento óptico

Figura 7

El plano a tierra:
El mejor modo de minimizar las áreas de circuito cerrado cuando hay varios circuitos cerrados de corriente involucrados es el uso de un plano a tierra. Un plano a tierra es una superficie de conducción que debe servir como conductor de retorno para todos los circuitos cerrados de corriente en el circuito.
Normalmente, sería una o más capas de una PCB de múltiples capas. Todos los puntos a tierra en el circuito no van a una trayectoria conectada a tierra en el PCB sino que directamente van al plano de tierra. Esto deja que cada circuito cerrado de corriente en el circuito sea libre de completarse en cualquier configuración que de un área de circuito cerrado mínima (para frecuencias donde la impedancia de la trayectoria a tierra es principalmente inductiva).
Así, si la trayectoria de alimentación para una señal dada zigzaguea buscando el camino a través del PCB, la trayectoria de retorno para esta señal es libre de zigzaguear justo por debajo de ella en un plano a tierra, en un tipo de configuración que minimice la energía almacenada en el campo magnético producido por este circuito cerrado de corriente. Un flujo magnético mínimo significa un área de circuito cerrado efectiva mínima y una mínima susceptibilidad al acoplamiento inductivo.

Diagrama de un PCB con una masa en forma de malla:

La mejor opción que sigue al plano de tierra es el diseño de las trayectorias a tierra en un PCB en forma de rejilla según se muestra en la figura 8. El colocar líneas horizontales en un lado de la plaqueta y líneas verticales en el otro, permite el pasaje de líneas de señal de energía. Donde quiera que se crucen las líneas a tierra verticales y horizontales, estas deben estar conectadas por un agujero metalizado.

No hemos creado aquí una red de circuitos cerrados a tierra?.

Si, en el sentido literal de la palabra pero, no se debe tener a los circuitos creados en un diseño a tierra en un PCB. Estos pequeños circuitos cerrados inofensivos nunca han causado mas captación de ruido de la que se provoca al evitarlos. Al tratar de evitar pequeños circuitos cerrados inocentes, los diseñadores de PCB han forzado circuitos cerrados de corriente en geometría que podrían tragar una ballena. Y esto es exactamente lo que no hay que hacer.

La estructura en forma de rejilla a tierra trabaja casi tan bien como el plano a tierra, en lo que se refiere a la minimización del área del circuito cerrado. Para un circuito cerrado de corriente dado recorrido de retorno principal puede hacer una S de vez en cuando donde su recorrido de alimentación hace una S en dirección opuesta, pero usted obtiene aun una distribución matemática optima de las corrientes en una estructura en forma de rejilla de modo tal que el circuito cerrado de corriente produce un flujo magnético menor que cuando se restringe el recorrido de retorno para seguir cualquier línea única a tierra dada. La clave para obtener áreas de circuitos cerrados mínimas para todos los circuitos cerrados de corrientes juntos es dejar que las corrientes a tierra se distribuyan alrededor de toda el área de la plaqueta tan libremente como sea posible.

Ellas quieren minimizar sus propios campos magnéticos. Déjelas.



PCB en forma de rejilla con conexión a tierra

Figura 8.

7.3.- BLINDAJE DE RF

un campo eléctrico que varia en el tiempo genera un campo magnético que varía en el tiempo y viceversa. Alejado de la fuente de un campo EM que varía en el tiempo, la proporción de las amplitudes de los campos eléctricos y magnéticos es siempre 377 Ω. Sin embargo, cerca de la fuente de los campos, esta proporción puede ser bastante diferente y dependiente de la naturaleza de la fuente. Donde la proporción esta cerca de los 377 Ω se denomina CAMPO ALEJADO y donde el índice es significativamente distinto de 377 Ω se denomina CAMPO CERCANO. La proporción en si se denomina impedancia de onda, E/H.

El campo cercano va alrededor de 1/6 de la longitud de onda de la fuente. A 1 MHz, esto es alrededor de 150 pies, y a 10 MHz, es alrededor de 15 pies. Esto significa que si una fuente de EMI esta en la misma habitación que el circuito víctima, es probable que sea un problema de campo cercano.

La razón por la cual esto es importante es que en el campo cercano, un problema de interferencia RF podría deberse casi en su totalidad a un acoplamiento del campo E o un acoplamiento del campo H, y eso podría influir en la elección de un blindaje de RF o si un blindaje de RF ayudará o no.

En el campo cercano de una antena látigo, la proporción E/H es mayor de 377Ω, lo que significa que es principalmente un generador de campo E. Un poste con envoltura de alambre puede ser una antena látigo. La interferencia de una antena látigo seria causada por un acoplamiento capacitivo, tales como un blindaje de FARADAY, serian efectivos contra la interferencia RF proveniente de una antena látigo. Una estructura en forma de rejilla conectada a tierra sería menos efectiva.

En el campo cercano de una antena de lazo, la proporción E/H es menor a los 377Ω, lo que significa que es principalmente un generador de campo H. Cualquier circuito cerrado de corriente es una antena de lazo. La interferencia proveniente de una antena de lazo estaría causada por un acoplamiento inductivo. Los métodos para proteger un circuito de un acoplamiento inductivo, tales como la estructura en forma de rejilla conectada a tierra, serían efectivos contra la interferencia RF proveniente de una antena de lazo. Un blindaje de FARADAY sería menos efectivo.

Un caso más difícil de intedrferencia RF, de campo cercano o de campo alejado, podría necesitar blindaje RF metálico genuino. La idea detrás de una protección RF es que los campo EMI que varían en el tiempo provocan corrientes en el material de protección.

Las corrientes inducidas disipan la energía de dos modos: perdidas IR en el material de protección y perdidas de RADIACIÓN a medida que ellas vuelven a

irradiar sus propios campos EM. La energía para estos dos mecanismos es tomada de los campos EMI que llegan. De ahí que se debilite EMI a medida que penetra en el blindaje.
De modo más formal, se hace referencia a las perdidas IR como pérdida de ABSORCIÓN, y se denomina perdida de reflexión a la REIRADIACIÓN.
Como resultado, la pérdida de absorción es el mecanismo de protección primario para los campos H , y la pérdida de reflexión es el mecanismo de protección primario de los campos E. La pérdida de reflexión, al ser un fenómeno de superficie, es bastante independiente del grosor del material de protección.
Sin embargo, los dos mecanismos de pérdida son dependientes de la frecuencia (ω) del campo EMI que se instruye y de la permeabilidad (μ) y conductividad (σ) del material de protección.
Estos mecanismos de pérdida varía aproximadamente de la siguiente manera:

PÉRDIDA DE REFLEXIÓN RESPECTO AL CAMPO E (EN Db)	$N \log \frac{\sigma}{\omega\mu}$
PÉRDIDA DE ABSORCIÓN RESPECTO AL CAMPO H (EN dB)	$N t \sqrt{\omega\sigma\mu}$

Donde t es el espesor del material de protección.

La primera expresión indica que la protección del campo E es más efectiva si el material de protección es un buen conductor, y menos efectivo si el blindaje es FERROMAGNÉTICO y que, es más fácil bloquear los campos de baja frecuencia que los campos de alta frecuencia. Esto se muestra en la figura 9 de la página siguiente.



Protección de campo E

Figura 9

Tanto el cobre como el aluminio tienen la misma permeabilidad pero, el cobre como conductor es levemente mejor y por lo tanto proporciona una pérdida de reflexion mayor para un campo E. El acero es menos efectivo por dos razones. En primer lugar, tiene permeabilidad algo elevada debido a su contenido de hierro y en segundo lugar, es peor conductor como tiende a ser el caso de los materiales magnéticos.
Por otro lado, de acuerdo a la expresión para la pérdida de absorción para con un campo H, la protección de un campo H es más efectiva cuando las frecuencias son mayores y con un material de protección que tiene tanto alta conductividad como alta permeabilidad. Sin embargo, en la práctica, el seleccionar acero por su alta permeabilidad implica cierto compromiso en cuanto a la conductividad. Pero el incremento en la permeabilidad es más efectivo que el descenso en la conductividad, según se puede ver en la figura 10. esta figura muestra también el efecto del espesor del blindaje de protección.
La figura 11 muestra una combinación de la protección del campo E y del campo H. Sin embargo, este tipo de datos es de importancia solamente en el caso del campo alejado. En el campo cercano, EMI podría ser el 90% del campo H, en cuyo caso la pérdida de reflexión es irrelevante.



Blindaje Campo H

Figura 10



Blindaje Campo E y H

Figura 11

Seria aconsejable entonces contrarrestar la pérdida de absorción a costa de la pérdida de reflexión eligiendo acero.
Un conductor mejor que el acero podría no ser tan caro pero resultaría bastante ineficaz.
Un mecanismo de protección distinto del cual se podría obtener provecho para los campos magnéticos de baja frecuencia es la capacidad de un material de alta permeabilidad como por ejemplo la aleación de NÍQUEL – COBRE – HIERRO, para desviar el campo al presentar un recorrido de baja reductancia hacia el flujo magnético. Sin embargo, por encima de unos pocos KHz la permeabilidad de dichos materiales es igual a la del acero.
En realidad, la selección de un material de protección resulta ser menos importante que la presencia de grietas, juntas y agujeros en la estructura física de la cobertura. Los mecanismos de protección están relacionados a la inducción de las corrientes en el material de protección pero, se debe permitir que las corrientes fluyan libremente. Si tienen que desviarse alrededor de ranuras y agujeros, según muestra la figura 12., la gravedad de la desviación no tiene tanto que ver con el área del agujero como con la geometría del agujero. Al comparar 12.C con 12.D se observa que una discontinuidad larga y estrecha como en el caso de una grieta puede causar pérdida RF mayor que una línea de agujeros con un área total mayor.

Una persona responsable del diseño o selección de gabinetes o chasis para un ambiente EMI necesita estar familiarizado con las técnicas disponibles para mantener una continuidad eléctrica a través de grietas. La información sobre estas técnicas están disponibles en las referencias.



Efecto de la discontinuidad del blindaje en la corriente De blindaje inducida magnéticamente

Figura 12.

8 - MASAS

Hay dos tipos de masas: a TIERRA y masa de SEÑAL. La tierra no es una superficie equipotencial por lo que el potencial de la masa a tierra varía. Ello y sus otras propiedades eléctricas no son conducente a su uso como lo es un conductor de retorno en un circuito. Sin embargo, los circuitos son a menudo conectados a tierra para protegerlos del peligro de descargas eléctricas. El otro tipo de masa, masa de señal es un nodo de referencia seleccionado arbitrariamente en un circuito (el nodo con respecto al cual se miden otros voltajes de nodos en el circuito).

8.1.- MASA SEGURA

En la figura 13 se representa el sistema de distribución de energía AC standard de fase única de tres cables. El cable blanco esta conectado a tierra en la entrada de servicio. Si un circuito de carga tiene una cobertura de metal o chasis, y si el cable negro entrara en corto con la cobertura, habrá peligro de shock para el personal que lo opere a menos que la cobertura misma este conectada a tierra. Si la cobertura esta conectada a tierra, al haber4 un cortocircuito saltará el fusible y no habrá una cubierta CALIENTE. La conexión a tierra con la cubierta se denomina MASA SEGURA. La ventaja de un sistema de energía de tres cables es que este distribuye la masa de seguridad junto con la energía.
Observe que el cable de seguridad a tierra no transporte ningún tipo de corriente salvo en caso de fallas, por lo que al menos para las frecuencias bajas esta a potencial de tierra a lo largo de toda su longitud. El cable blanco, por otro lado, puede estar varios voltios desfasado respecto a la tierra debido a la caída de IR a lo largo de su longitud.

Distribución de energía de fase única – Masa de señal

Figura 13

Una masa de señal es un punto único en un circuito que esta designado como nodo de referencia para el circuito. Generalmente, los cables que están conectados a este punto único son también llamados MASA DE SEÑAL. En

algunos círculos se prefiere SUMINISTRO DE ENERGÍA COMÚN o PSC como terminología para estos conductores. En cualquier caso, el modo en que estos cables se conectan al punto de referencia real es la base paa la distinción entre tres tipos de métodos de cableado de señales a tierra: en SERIE, paralela Y DE punto múltiple. Se observan estos métodos en la figura 14.



Conexión en Serie

Conexión en Paralelo



Conexión Punto Múltiple

Tres modos de realizar el cableado a tierra

Figura 14

La conexión en serie es bastante común porque es simple y económica. Sin embargo, es la más ruidosa de las tres debido al acoplamiento de impedancia de masa común que se da entre los circuitos. Cuando varios circuitos comparten un cable a tierra, las corrientes de un circuito que fluyen a través de la impedancia finita de una línea a tierra común causan variaciones en el potencial a tierra de los otros circuitos.
Dado que las corrientes en un sistema digital tienden a ser pulsantes, y que la impedancia común es principalmente reactancia inductiva, las variaciones

pueden ser lo suficientemente perjudiciales como para causar errores en los bits en casos de alta corriente o de mucho ruido en particular.
La conexión paralela elimina muchos problemas de impedancia de conexión a tierra común pero se usa mucho cableado.
Otras desventajas son que la impedancia de las líneas a tierra individuales puede ser muy alta, y las líneas a tierras en si pueden convertirse en fuentes de EMI.
En los sistemas de puntas múltiples, se minimiza la impedancia a tierra al usar un plano a tierra con los distintos circuitos conectados a el por medio de la línea de conexiones a tierra muy cortas. Se usaría este tipo de conexión principalmente en circuitos RF por encima de los 10 MHz.

8.2.- EJECUCIÓN PRÁCTICA DE LAS CONEXIONES A TIERRA

Se puede usar una combinación práctica de métodos de cableado a tierra paralelos y en serie para compensar consideraciones económicas con las diversas consideraciones eléctricas. La idea es hacer correr conexiones en serie para los circuitos que tienen propiedades de ruido similares y conectarlas en un punto de referencia ÚNICO, como en el método paralelo, según se muestra en la figura 15.



Conexión paralela de tierras en serie

Figura 15.

En la figura15, LA MASA DE SEÑAL CON RUIDO se conecta con cosas tales como los motores o los relés. La conexión a tierra del hardware es la conexión a tierra de protección con chasis, estantes y gabinetes.

Es un error usar la conexión a tierra del hardware como paso de retorno para las corrientes de señales porque es bastante RUIDOSA (por ejemplo, es la conexión a tierra del hardware la que recibe una chispa ESD) y tiende a tener alta resistencia debido a las juntas y fisuras.
Los ternillos y tuercas no siempre son buenas conexiones eléctricas debido a la acción GALVÁNICA, de CORROSIÓN y a la SUCIEDAD. Estos tipos de conexiones pueden funcionar bien al principio, y luego causar problemas misteriosos a medida que el sistema envejece.
La figura 16 ilustra un sistema de conexión a tierra para un grabador digital de 9 pistas que muestran la aplicación del método de cableado a tierra en serie – paralelo.
La figura 17 muestra una separación similar de conexiones a tierra en el nivel PCB.
Las conexiones de los displays LED multiplexados tienden a causar mucho ruido en las líneas a tierra y de suministro dada la conmutación y el cambio constante que se da en el proceso de barrido. La conexión a tierra de los amplificadores de segmentos es relativamente estable ya que no conduce las corrientes LED. La conexión a tierra de DRIVERS digitales es más ruidosa y debería proporcionarse separado para la terminar a tierra PCB, aún cuando el diseño a tierra PCB sea en forma de rejilla. Los pasos de la corriente de alimentación LED y de la de retorno deberían estar colocados en lados opuestos de la plaqueta como si fueran conductores planos paralelos.
La figura 18 muestra el modo correcto y el incorrecto de hacer conexiones a tierra en gabinete. Observe que las conexiones a tierra de protecciones desde la plaqueta al gabinete son realizadas a través de correas a tierra en lugar de tornillos de plaqueta.
El gabinete 1 conecta de modo correcto la masa señal con la masa del gabinete solo en el punto único de referencia. El gabinete 2 conecta de modo incorrecto la masa de señal con la masa del gabinete en dos puntos lo que crea un circuito cerrado a tierra alrededor de los puntos 1, 2, 3, 4, 1.
Al romper la conexión A TIERRA ELECTRÓNICA con el punto 1 se elimina el circuito cerrado a tierra pero deja que la masa de señal en el gabinete 2 comparta una impedancia a tierra con la masa relativamente ruidosa del hardware que lleva al punto de referencia.



Sistema de masas en un grabador digital de 9 pistas

Figura 16



Conexión a tierra separada para displays de LEDs multiplexados

Figura 17.



Los circuitos electrónicos montados en gabinetes de equipos deberían tener conexiones a tierra separadas.
El gabinete 1 muestra una conexión a tierra correcta.
El gabinete 2 muestra una conexión a tierra incorrecta.

Figura 18.

5.3.- CABLE TRENZADO

Se puede prácticamente eliminar los problemas de impedancia a tierra al usar un CABLE TRENZADO. La reducción en la impedancia se debe al efecto de superficie. En las frecuencias más altas, la corriente tiende a fluir a lo largo de la superficie de un conductor en lugar de hacerlo uniformemente a través de su masa. Mientras que este efecto tiende a incrementar la impedancia de un conductor dado, también indica el camino para minimizar la impedancia y ello permite manipular la forma del corte transversal para proporcionar un área de superficie mayor. Para toda su masa, el cable trenzado es casi una superficie pura.

9.- DISTRIBUCIÓN DEL SUMINISTRO DE ENERGÍA Y DESACOPLAMIENTO

La principal consideración para las líneas de distribución de suministro de energía como en el caso de las líneas de señal, es el minimizar las áreas de los circuitos cerrados de corriente. Pero las líneas de suministro de energía adquieren una importancia que no tiene la línea de señal cuando uno considera el hecho de que estas líneas tienen acceso a todos los PCB en el sistema. La extensión misma de los circuitos de corriente de suministro hace difícil el mantener las áreas de circuitos cerrados de tamaño pequeño. Y, un pobrepulso de ruido en una línea de suministro es un sobrepulso enviado a todas las plaquetas del sistema.

El suministro de energía provee una corriente de baja frecuencia a la carga, pero la inductancia de la red de distribución de plaqueta a plaqueta y de chip a chip dificulta al suministro de energía el mantenimiento de las especificaciones V_{CC} en el chip mientras proporciona los picos de corriente que necesita un sistema digital. Además, el circuito de corriente del suministro de energía es muy grande, lo que significa que habrá mucha capitación de ruido.

La figura 19.a muestra un circuito de carga que trata de obtener picos de corriente de un voltaje de suministro a través de la impedancia de la línea. Se debería agregar la captación inductiva asociada con un área de circuito grande a la forma de onda V_{CC}.

Uno debería resistirse a la tentación de agregar una resistencia o un inductor al desacoplador para así formar un filtro de paso bajo RC o LC porque ello reduce la velocidad con que con que se puede refrescar el capacitor de desacoplamiento. Un bien filtrado y un buen desacoplamiento no son necesariamente lo mismo.

El lazo de corriente para las corrientes de más alta frecuencia, esta definido por el capacitor de desacoplamiento y el circuito de carga y no por medio del suministro de energía y el circuito de carga. Para que el capacitor desacoplamiento pueda suministrar los picos de corriente que la carga necesita, se debe mantener baja la inductancia de este circuito de corriente, que equivale a decir que se debe mantener al área del circuito cerrado baja. Esto también es necesario para minimizar la captación inductiva en el circuito.



Picos de corriente a través de la Impedancia de la Línea

Picos de corriente a través del Capacitor de Desacoplamiento

Función del capacitor de desacoplamiento

Figura 19.

Hay dos tipos de capacitores de desacoplamiento: desacopladores de PLAQUETAS y desacopladores de CHIPS. Un desacoplador de de plaqueta normalmente será un capacitor electrolítico de 10 a 100 µF ubicado cerca de donde en suministro de energía entra a la plaqueta de PC pero, su ubicaciuon es relativamente no critica. El fin del desacoplador de plaqueta es refrescar la carga sobre los desacopladores del chip. Los desacopladores del chip son los que en realidad suministran los picos de corrientes a los chips. Un desacoplador de chip normalmente será un capacitor de cerámica de 0,1 µF a 1 µF ubicado cerca del chip y conectado al chip por medio de trazas que minimizan el área del circuito formado por el capacitor y el chip. Si no se coloca un desacoplador de chip adecuadamente en la plaqueta, será ineficaz y solo servirá para incrementar el costo de la plaqueta. En la figura 20 se ilustra una buena y una mala ubicación de los capacitores de desacoplamiento.



D

DEBE HABER UNA PEQUEÑA INDUCTACIA ENTRE EL CAPACITOR DE DESACOPLAMIENTO Y EL C.I.

EL ÁREA REDUCIDA DEL LAZO ENTRE EL CAPACITOR Y EL C.I. DISMINUYE LA INDUCTANCIA

Ubicación de los capacitores de desacoplamiento

Figura 20

Es necesario que las trazas de distribución de energía en la plaqueta de PC estén dispuestas de manera tal que se obtenga un área mínima (inductancia mínima) en los circuitos formados por cada chip y su desacoplador y, por los desacopladores de chip y el desacoplador de la plaqueta. Una manera de alcanzar este objetivo es usar un plano de energía. Un plano de energía es lo mismo que un plano a tierra pero con un potencial V_{CC}. De modo más económico, se puede usar una grilla de energía similar a la grilla de tierra discutida anteriormente (figura 8). En realidad, si los circuitos de desacoplamiento del chip son pequeños, los otros aspectos de conexiones de energía son menos críticos. En otras palabras, no se necesitan planos de energía ni redes de energía, pero las trazas de energía debería ser dispuestas lo mas cerca posible de las trazas a tierra, preferentemente de manera tal que cada traza de energía este en el lado directamente opuesto a la plaqueta de una traza a tierra.

Hay enlaces comunes (BUSES) de distribución del suministro de energía con fines especiales disponibles, los cuales con colocados en el PCB. Los enlaces comunes usan una configuración paralela de conductores planos, siendo un conductor una línea V_{CC} y el otro una línea a tierra. Usados en conjunción con un diseño de baja inductancia sino que también ellos mismos forman parte de la red a tierra, facilitando así el diseño del PCB.

Los enlaces comunes están disponibles con y sin capacitancia, bajo los nombres:

Mini – Bus and Q – PAC de Rogers Corp
(5750 E. McKellips, Mesa, AZ 85205)

9.1.- SELECCIÓN DEL VALOR DEL CAPACITOR DE DESACOPLAMIENTO

La eficacia del capacitor de desacoplamiento tiene mucho que ver con el modo en que las razas a tierra y las de energía conectan el capacitor con el chip. En realidad, el área formada por este circuito cerrado es más importante que el valor de la capacitancia. Luego, dado que el área de este circuito es por cierto mínima, se puede generalmente decir que cuanto más grande sea el valor del capacitor de desacoplamiento mayor será su eficiencia si el capacitor tiene un dieléctrico de poliestireno, de vidrio, de cerámica o de mica.

Se dice a menudo, y sin mucha precisión, que el desacoplador del chip no debería tener un valor demasiado grande.

Hay dos razones para esta afirmación. Una es que algunos capacitores, dada la naturaleza de sus dieléctricos, tienden a convertirse en inductivo o proclives a pérdidas en las frecuencias más altas. Este es el caso de los capacitores electrolíticos, sin embargo los dieléctricos de poliestireno cerámkca, vidrio y mica funcionan bien hasta varios cientos de MHz. La otra razón citada para no usar una capacitancia demasiado grande tiene que ver con la inductancia de la línea de conexión.

El capacitor con la inductancia de la línea de conexión forma un circuito LC en serie. Por debajo de la frecuencia de resonancia en serie, la impedancia neta de la combinación es capacitiva. Por encima de esa recuencia, la impedancia neta es inductiva.

Así un capacitor de desacoplamiento es capacitivo solo por debajo de la frecuencia de la resonancia en serie. Esta frecuencia esta dada por:

$$f_o = \frac{1}{2\pi\sqrt{LC}}$$

Donde C es la capacitancia de desacoplamiento y L es la inductancia de la línea de conexión entre el capacitor y el chip.

En una plaqueta PC, se determina esta inductancia por el diseño, y es la misma ya sea para un capacitor de 0,001 μF a 1 μF. Así al incrementar la capacitancia se disminuye la frecuencia resonante en serie. En realidad, de acuerdo a la fórmula de frecuencia resonante, al incrementar C en 100 SE BAJA LA FRECUENCIA DE RESONANCIA EN 10.

Las cifras citadas en la frecuencia resonante en serie de un capacitor de 0,01 µF van de 10 a 15 MHz, dependiente de la longitud de la línea de conexión.

Si esos números fueran precisos, un capacitor de 1 µF en la misma posición en la plaqueta, tendría una frecuencia resonante de 1,0 a 1,5 MHz, y como desacoplador haría mas daño que bien. Sin embargo, los números están basados en la inductancia supuesta de una longitud de cable dada (la longitud de la línea de conexion). Se debería observar que una LONGITUD DE CABLE no tiene ninguna inductancia, hablando en términos estrictos. Solo un circuito de corriente completo tienen una inductancia y la inductancia depende de la geometría del circuito.

Las cifras citadas en la inductancia de una longitud de cable están basadas en un área de circuito cerrado presumiblemente MUY GRANDE y, es tal que el campo magnético producido por la corriente de retorno no tiene ningún efecto de la cancelación en el campo producido por la corriente en la longitud de cable dada. Dicha geometría de circuito no es ni debería ser el caso del circuito cerrado de desacoplamiento.

La figura 21 muestra las formas de onda V_{CC}, MEDIDAS ENTRE LOS PINES 40 Y 20 (V_{CC} y V_{ss}) de una CPU 8751, para varios estados de desacoplamiento en una plaqueta PC que tiene un área de circuito de desacoplamiento un poco más grande de lo necesario. Estas imágenes muestran los efectos de un incremento de la capacitancia de desacoplamiento y una disminución del área de circuito de desacoplamiento. Las indicaciones son que el capacitor de 1 µF es mejor que el capacitor de 0,1 µF , que a la vez es mejor que nada, y que la plaqueta debería haber sido diseñada prestando mas atención al área del circuito de desacoplamiento.
Se obtuvo la figura 21.e al usar un capacitor experimental con fines especiales diseñados por Rogers Corp., Q-PAC División, Mesa, AZ para ser usado como desacoplador. Consiste de dos placas paralelas, con la longitud de un DIP de 40 pines, separadas por un dieléctrico de cerámica.



Figura 21.

Colocada en el chip de la CPU y el PCB (o entre la ficha de la CPU y el PCB), este capacitor hace la conexión con los pines 40 y 20, formando un capacitor de desacoplamiento sin la línea de conexión. Obviamente, es una configuración de inductancia mínima. Desafortunadamente, la muestra particular probada tuvo solamente 0,07 µF de capacitancia y por lo tanto no pudo evitar la onda de 1 MHz tan eficazmente como la configuración de la figura 21.d. Sin embargo, aparentemente con una mauro capacitancia, esta parte aliviara muchos problemas de desacoplamiento.

9.2.- EL CASO DE REGULACIÓN DE VOLTAJE SOBRE LA PLAQUETA

Complicado aún más el problema, los sobrepulsos de a línea de suministros no son siempre captados en as redes de distribución, pero pueden provenir del circuito mismo de suministro de energía. En ese caso, una red de distribución bien diseñada envía de forma fiel al sobrepulso a través de todo el sistema

Se halló que el sobrepulso V_{CC} en la figura 22. provenía de un suministro de energía de un banco en respuesta a una EMP producida por un generador de chispa que estaba siendo usado en Intel durante un estudio de sensibilidad al ruido. El sobrepulso V_{CC} tiene una intensidad de 400 mV y una duración de alrededor 20 µF. Las técnicas de desacoplamiento de plaqueta corrientes no lograron promoverlo pero, al añadir el chip regulador de voltaje sobre plaqueta obtuvo el resultado esperado.



Sobrepulso inducido por EMP

Figura 22.

Así, se obtiene una buena razón a favor del uso de un chip regulador de voltaje en cada PCB, en lugar de realizar todas las regulaciones de voltaje en el circuito de suministro. Esto facilita los requisitos de disminución de calor en los circuitos de desacoplamiento de las plaquetas y de la distribución. Sin embargo, también acarrea la posibilidad de que distintas plaquetas operarían en niveles de V_{CC} ligeramente diferentes debido a la tolerancia en los chips reguladores. Esto entonces lleva a niveles de lógica ligeramente diferentes de plaqueta en plaqueta. Las implicancias de esto pueden variar de nada a mal funcionamiento dependiendo de que tipos de chips están en las plaquetas, y como reaccionan a una entrada ALTA que quizás es 0,4V mas alta que la V_{CC} local.

10.- RECUPERACIÓN SIN PROBLEMAS A PARTIR DE UN TRASTORNO EN EL SOFT

Aun siguiendo la mejor guía para el diseño en un ambiente con ruido, siempre es posible que se dé una oscilación momentánea que excede el nivel de inmunidad del circuito. En ese caso, uno puede luchar al menos para recuperarse airosamente.

Los esquemas de recuperación sin problemas implican un hardware y un software adicional que se supone que hará regresar el sistema a su modo de operación normal después de un trastorno en el software. Se tienen que tomar dos decisiones: como saber cuando ocurrió y que hacer con él.

Si el diseñador sabe que tipos y que combinaciones de salidas pueden ser generadas por el sistema, él puede usar puertas lógicas de reconocimientos y señalizar la existencia de un estado ilegal en un asunto. La señal puede entonces generar un salto a una rutina de recuperación que luego puede verificar o reinicializar datos, o quizás dar salida a un mensaje de error o generar una simple puesta a cero.

El esquema más confiable es el uso del llamado circuito vigilante (WATCHDOG). Aquí se programa la CPU para generar una señal periódica siempre que el sistema este ejecutando instrucciones de una manera esperada. Luego se usa la señal periódica para evitar que se produzca el salto a una rutina de recuperación. Entonces, si el procesador se engancha en algún lugar, se pierde la señal periódica y el circuito vigilante genera la puesta a cero.

En la práctica, puede ser conveniente manejar el circuito vigilante con una señal que de cualquier modo esta siendo generada por el sistema. Uno necesita ser cuidadoso, sin embargo, de que un trastorno discontinúe de hecho esa señal. Específicamente, por ejemplo, uno podría usar una de las señales de transmisión digital que va a un display multiplexado. Pero el barrido de display es a menudo manejado en respuesta a una interrupción del contador de tiempo, que puede continuar funcionando aun cuando el programa principal esta en opción de falla. Aun en este caso, con un poco de software extra, se puede usar la señal para controlar el circuito vigilante.

Los esquemas más simples pueden funcionar bien con sistemas más simples. Por ejemplo, si una CPU solamente hace barridos y descodificación de un teclado, no hay mucho que perder y si mucho que ganar si simplemente se reajusta periódicamente con un multivibrador estable. Solo lleva alrededor de 13 segundos (en 6 MHz) para resetear un 8048 si el oscilador de reloj ya esta funcionando.

Una medida sin costo es llenar simplemente toda la memoria del programa con NOPs y JMPs para llevar una rutina de recuperación.
La efectividad de este método es incrementada al escribir el programa en segmentos que están separados por NOPs y JMPs. Aun es posible, quedar colgado en una tabla e datos o algo. Pero se obtiene mucha protección en función del costo.

11.- ÁREAS DE PROBLEMAS ESPECIALES

11.1- ESD

Los chips MOS tienen cierta protección incluida contra una carga estática ensamblada en los pines, como ocurriría durante un manejo normal, pero no hay protección contra los tipos de niveles de corriente y los tiempos de elevación que se dan en una chispa electrostática genuina. Estos tipos de descargas pueden producir una perforación en el silicio.
Se debe reconocer que los pines no protegidos de la CPU que conectan con un teclado o con cualquier otra cosa qué está sujeta a descargas electrostáticas constituyen una configuración extremadamente frágil. Una aislación (BUFFER) intermedia es lo mínimo que uno puede hacer.
Pero la aislación no resuelve el problema completamente porque los chips de aislación (BUFFER) soportan el daño (incluso los TTL): por lo tanto uno podría considerar el montaje de los buffers en zócalos para poder ser reemplazadas fácilmente.
Los supresores transitorios, tales como los TranZorbs fabricados por General Semiconductores Industriales (Tempe, AZ) pueden a largo plazo proporcionar la protección más barata si se usa una estructura de INDUCTANCIA CERO. En la figura 23.a. se muestra la estructura y en la figura 23.b. el circuito de aplicación.
El elemento supresor en una junta PN que funciona como un diodo Zener. Hay disponibles para el funcionamiento en AC unidades con conexión BACK TO BACK. El elemento es algo así como un circuito abierto para un voltaje normal, y es un conductor similar al diodo Zener en el voltaje de enclavamiento.
La inductancia en los supresores de transitorios convencionales hace que estos sean inútiles para la protección contra los pulsos ESD debido a la rápida elevación individual en un DIP de 4 pines, y en configuraciones de cuatro hasta un DIP de 16 pines ara la protección a nivel PCB. En dicha aplicación, deberían ser montados en una proximidad cercana a los chips que ellas protegen.
Además, las cubiertas o marcos o partes de metal que pueden recibir una chispa ESD deberían estar conectadas por medio de un cable trenzado a la conexión a tierra de un cable verde.

Dado la impedancia de la tierra, no se debería permitir que la corriente ESD fluya a través de cualquier conexión a tierra de señal, aun cuando los chips están protegidos por supresores transitorios. Una chispa ESD de 35 KV puede siempre

prescindir de unos cientos de voltios para conducir un pulso de corriente rápido hacia abajo por una línea de señal a tierra si no puede encontrar un cable trenzado para seguir. Piense que encantado va a estar su 8048 al encontrar un pin de V_{ss} con un voltaje de 250 V mas alto que el V_{CC} por unos pocos η seg.



Estructura de inductancia cero y uso en el circuito

Figura 23.

11.2.- EL AMBIENTE AUTOMOTOR

El automóvil presenta un ambiente extremadamente hostil para los sistemas electrónicos. Hay varias razones para ello:

1.- Las temperaturas extremas varían de 40 ° C a + 125 ° C (debajo del capot) o + 85 ° C (en el compartimiento de pasajeros).

2.- Pulsos electromagnéticos del sistema de encendido.

3.- oscilaciones momentáneas de la línea de suministro que le causarán gran sorpresa.

Uno tiene que observar con mucho cuidado los extremos de temperatura. La temperatura del almacenaje permitida varía, para la mayoría de los chips MOS de Intel, desde los – 65 °C a + 150 °C, aunque algunos chips tienen una clasificacion de temperatura máxima de almacenaje de + 125 °C. En funcionamiento (o en polarizacion según dice la hoja de datos) la variación de la temperatura ambiente permitida depende del tipo de producto, de la siguiente manera.

	TEMPERATURA AMBIENTE	
TIPO	MIN	MAX
Comercial	0	70
Industrial	? - 40	+ 85
Automotor	- 40	+ 110
Militar	- 55	+ 125

Los distintos tipos de producto so en realidad el mismo chip, pero probados de acuerdo a distintos standards. Así, un chip de tipo comercial dado podría en realidad pasar las exigencias de temperatura de los militares, pero no han sido probados para ello.
(por supuesto que hay otras diferencias en las exigencias para los distintos tipos que tienen que ver con el empaque, horneado, facilidad de seguimiento, etc.).
De cualquier modo, aparentemente, los chips de tipo comercial no pueden ser uados en forma segura en aplicaciones automotrices, ni siquiera en el compartimiento de pasajeros. Los chips de tipo industrial pueden ser usados en el compartimiento para pasajeros y es necesario usar los chips de tipo automotriz o militar en aplicaciones debajo del capot.

El ruido del encendido, las radios CB y ese tipo de cosas son probablemente la menor de sus preocupaciones. En un sistema mal diseñado, o en uno que no ha sido probado adecuadamente para el ambiente automotor, este tipo de EMI podría ocasionar trastornos en el software, pero no podría destruir los chips.
El mauro problema, y el que parece dar mayor sorpresa a la mayoría de las personas es el de las oscilaciones momentáneas en la línea.

Lamentablemente, la batería de 12 V no es en realidad la fuente de energía cuando funciona el auto. El sistema de carga está y no está muy limpio. La única vez que la batería es la fuente real de energía es cuando se enciende el auto por primera vez, y en ese estado las terminales de la batería podrían estar enviando alrededor de 5 o 6 V. A continuación sigue una breve descripción de las idiosincrasias principales de la línea de energía automotriz de 12 V.

Un rápido descenso en la carga del alternador ocasiona una oscilación momentánea de voltaje positivo denominada CAÍDA DE CARGA.
En una oscilación de caídas de carga el voltaje de la línea se eleva a 20 o 30V en unos pocos mseg., luego disminuye exponencialmente con una constante de tiempo alrededor de 100 mseg., según se muestra en la figura 24. Hay informes sobre picos de voltaje mas altos y tiempos de caída más largos también.
Se ocasiona la peor caída de carga al desconectar una batería BAJA del circuito del alternador mientras que funciona el alternador. Normalmente, esto ocurriría intermitentemente cuando las conexiones de las terminales de la batería son defectuosas.

.- Cuando se apaga el encendido, a medida que disminuye la excitación del campo, el voltaje de la línea puede llegar a entre – 40 y – 100V durante 100 mseg. o más.

.- Las oscilaciones momentáneas causadas por conmutadores de solenoide diversos, tales como las que se muestran en la figura 25, pueden llevarla línea a ± 200 V a 400V durante varios segundos.

.- El acoplamiento mutuo entre cables no protegidos en mangueras largas puede inducir oscilaciones momentáneas de 100 y 200V en los circuitos sin protección.

Todo esto lleva a la conclusión que las personas en el negocio de sistemas de construcción para aplicaciones automotrices necesitan un programa de prueba integrado. Están a disposición de los diseñadores las pautas SAE que describen el ambiente automotriz:

SAE J1211, Recommended Environmental Practices for Electronic Equipment Design, 1980 SAE Handbook, Part 1, pp22.80-22.96



Oscilaciones típicas de caídas en la carga

Figura 24



Oscilación momentánea creada por la desenergización de un solenoide del embrague al acondicionador de aire

Figura 25.

COMPUTADORA A BORDO DE AUTOMOVIL



Uso de los supresores de transitorios en los automóviles

Figura 26.

En la figura 26. se observan algunas sugerencias para proteger el circuito. Se ubica un amortiguador de oscilaciones momentáneas enfrente del chip regulador para protegerlo. Dado que los tiempos de elevación en estas oscilaciones no son como los pulsos ESD, la inductancia principal es menos crítica y se pueden usar dispositivos convencionales. El regulador en si es bastante necesario ya que una oscilación de caída de carga simplemente no será eliminada por medio de un filtro LC o RC convencional.

Se necesitan también interfaces especiales I/O, dada la necesidad de alta tolerancia para oscilaciones momentáneas de voltaje, ruidos de entrada, aislación de entrada / salida, etc. Además, los interruptores están siendo controlados o manejados por estos buffers (memoria intermedia) son generalmente conectados a la masa del chasis en lugar de la masa de la señal y, en el caso de los autos puede haber mucha diferencia de voltaje entre las dos.

12.- PENSMIENTOS FINALES

Las fuentes principales de información para este libro de aplicaciones fueron las notas las notas de OTT y WHITE. Regularmente se dan cursos y seminarios sobre el tema de interferencia electromagnética a través de todo el año. Se pueden obtener información sobre ellos de:

IEEE Electromagnetic Compatibility Society
EMC Education Committee
345 East 47 th Street
New York, NY 10017
Teléfono: (212) 752-6800

Don White Consultants Inc.
International Training Center
P.O.Box D
Gainesville, VA 22065
Teléfono: (703) 347-0030

El comité de Educación **EMC** tiene a su disposición una cinta de video **INTRODUCTION TO EMC – A VIDEO TRAINING TAPE**, por Henry Ott. Don White Consultants ofrece una serie de cursos de entrenamientos sobre distintos aspectos de la compatibilidad electromagnética. La mayoría de las organizaciones que promocionan cursos de **EMC** también ofrecen presentaciones en el lugar.

Apéndice B

APÉNDICE B

1.- CODIFICADOR DE PRIORIDAD (74148 – CD4532)



Figura 1.

GS: indica que hay una entrada activa.

La salida (Q) es una combinación que identifica qué entrada se ha activado y en que orden en el caso de simultaneidad (en la señal de entrada). De este modo establecemos una PRIORIDAD en la atención.

1.1.- EJEMPLO DE USO



GS: indica que existe una petición de servicio.

Figura 2.

Diversos dispositivos (P) desean comunicarse con un microprocesador. Cada uno de ellos genera una PETICIÓN de servicio en el momento de establecer la comunicación. El CODIFICADOR selecciona cual atenderá en primer lugar en el caso de haber simultaneidad.

1.2.- CIRCUITO INTEGRADO (CD4532)



Figura 3.

Tabla de Verdad

ENTRADA							SALIDA						
E_I	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	G_S	Q_2	Q_1	Q_0	E_0
0	x	x	x	x	x	x	x	x	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	1
1	1	x	x	x	x	x	x	x	1	1	1	1	0
1	0	1	x	x	x	x	x	x	1	1	1	0	0
1	0	0	1	x	x	x	x	x	1	1	0	1	0
1	0	0	0	1	x	x	x	x	1	1	0	0	0
1	0	0	0	0	1	x	x	x	1	0	1	1	0
1	0	0	0	0	0	1	x	x	1	0	1	0	0
1	0	0	0	0	0	0	1	x	1	0	0	1	0
1	0	0	0	0	0	0	0	1	1	0	0	0	0

x = No importa 1 lógico = Alto 0 lógico = Bajo

Figura 4.

1.3.- APLICACIONES



Figura 5.



Tabla de Verdad

Entrada										Salida				
D_9	D_8	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	G_S	Q_3'	Q_2'	Q_1'	Q_0'
0	x	x	x	x	x	x	x	x	x	0	1	0	0	1
1	1	x	0	0	0	0	0	0	0	0	1	0	0	0
0	0	1	x	x	x	x	x	x	x	1	0	1	1	1
0	0	0	1	x	x	x	x	x	x	1	0	1	1	0
0	0	0	0	1	x	x	x	x	x	1	0	1	0	1
0	0	0	0	0	1	x	x	x	x	1	0	1	0	0
0	0	0	0	0	0	1	x	x	x	1	0	0	1	1
0	0	0	0	0	0	0	1	x	x	1	0	0	1	0
0	0	0	0	0	0	0	0	1	x	1	0	0	0	1
0	0	0	0	0	0	0	0	0	1	1	0	0	0	0

x = No importa 1 lógico = Alto 0 lógico = Bajo

Figura 6.

2.- CODIFICACIONES VARIAS

2.1.- CODIFICACIÓN SIMPLE DE TECLADO



Figura 7.

Falencias:

.- Rebote de tecla

.- Roll Over

.- No hay indicador de tecla presionada

2.2.- CODIFICACIÓN DE 10 TECLAS PRIORIZADAS



Figura 8.

Ventajas respecto al caso anterior:

.- Monoestable que evita rebotes

.- Indicación que evita rebotes

.- Teclas priorizadas

2.3.- CODIFICADOR INTEGRADOR DE 16 TECLAS

Hardware



Figura 9.

Ventajas:

.- Gran simplicidad de hardware

.- Fácil interconexión con microprocesador

Desventajas:

.- Muy elevado costo

.- Poca cantidad de teclas

2.4.- CODIFICACIÓN DE 16 TECLAS PRIORIZADAS CON INDICACIÓN DE TECLA VALIDA Y CONTROL ANTIREBOTE

Hardware



Figura 10.

2.5.- CODIFICACIÓN DE 128 TECLAS MECÁNICAS

Hardware y Software



Figura 11.

Ventajas respecto al caso anterior:

.- No es necesario utilizar tecla may.

Desventajas:

.- Muy costoso para grandes series dado la gran cantidad de elementos de hardware

.- No hay protección contra la presión simultánea de dos teclas.

2.6.- CODIFICACIÓN DE 128 TECLAS

Hardware y Software



Figura 12.

Ventajas respecto al caso anterior:

.- Tres modos (Normal, Shift, Control)

.- Mayor cantidad de teclas

Desventajas:

.- Necesidad DE utilizar teclas Hall

2.7.- CODIFICACIÓN DE 128 TECLAS CON MICROPROCESADOR

Software



Figura 13.

Ventajas:

.- Permite modos múltiples

.- Protección antirebote

.- Protección contra presión simultánea de teclas

.- Generación audible para realimentación acústica

.- Bajo costo